- 中文名
- 锁相
- 外文名
- phase lock
- 定 义
- 与外来信号相位同步
- 应用学科
- 通信术语
锁相环技术(PLL)是实现相位自动控制的一门新技术。锁相即相位锁定自动相位 控制(APC)利用相位自动调节的方法实现 两个信员船陵号的相永多户键邀宙位同步战迎几。锁相环就是完成这 一任务的相己备位负反馈控制系统。锁相是促进信提己故号之间的相位同判乌润步，从而促进锁相辩体艰环的运行。 [1]
De Bellescize于1932年提出同步检波理 论首次公开发表了对锁相环的描述实现 同步检波。到1940年锁相环第一次用于电 视接收机扫描同步装置中改善了电视图 像质量。随后由杰斐和里希廷利用锁相环 路作为导弹信标的跟踪滤波器获得成功 第一次发表了包含有噪声效应的锁相环路 线性理论分析的文章同时解决了锁相环 路最佳化设计的问题。随着集成电路技术的发展逐渐出现了集成的环路部件、通用 单片集成锁相环及多种专用集成锁相环 PLL变成一个成本低、使用简便的多功能组 件。锁相原理的应用已经深入到通 信、雷达、原子物理学流体力学等。
由于锁相环路结构简单性能优越等 特点广泛应用于无线电通信、数字电 视、广播等众多领域。概括起来相锁环的 应用主要以下几方面。
(1)时钟发生器频率综合器。锁相环锁 定后输出时钟频率是输入时钟频率的N 倍也就是说锁相环可以从低频输入时钟 产生高频输出时钟。系数N是固定的称为 时钟发生器可以变化的称为频率综合器。 与石英晶体振荡器相比用锁相环提供时 钟成本低对印刷电路板、芯片封装的带宽 要求大为降低。
(2)时钟恢复。数字通信系统中发送端 往往只发送数据流而不传输时钟信号。接 收端为了能正确地接收数据必须从数据 中恢复出同步时钟。
(3)抑制时滞效应。时钟信号负载大需 通过缓冲器来提高其驱动能力;芯片内部 有连线延迟为了抑制时滞、提高系统的稳 定性可以采用锁相环来校准时钟。
锁相环诞生以来已越来越广泛地应 用于科研、生产、生活中。 [2]
