ZYNQ7035 PL Cameralink quanh co thực hiện

Bổn văn chủ yếu giới thiệu thuyết minh XQ6657Z35-EVM đánh giá bản Cameralink quanh co lệ trình công năng, sử dụng bước đi cùng với các lệ trình vận hành hiệu quả.

( căn cứ vào TI KeyStone giá cấu C6000 hệ liệt TMS320C6657 song hạch C66x xác định địa điểm / phù điểm DSP cùng với Xilinx Zynq-7000 hệ liệt SoC xử lý khí XC7Z035-2FFG676I thiết kế dị cấu nhiều hạch đánh giá bản, từ trung tâm bản cùng đánh giá để trần tạo thành. Đánh giá bản CameraLink công năng duy trì 2 lộ Base đưa vào, hoặc là 2 lộ Base phát ra, hoặc là 1 lộ Full đưa vào hoặc phát ra )

ZYNQ7035PL Cameralink quanh co lệ trình

1.1.1Lệ trình vị trí

ZYNQ lệ trình bảo tồn ở tư liệu bàn trung Demo\ZYNQ\PL\base_cameralink_loop\prj folder hạ.

1.1.2Công năng tóm tắt

Cameralink quanh co lệ trình đem J3, J4 làm như hai cái độc lập Base Cameralink tiếp lời sử dụng, một cái tiếp thu, một cái khác gửi đi.

Cameralink tiếp thu đoan, lợi dụng Xilinx ISERDESE2 nguyên ngữ tiến hành xuyến / cũng thay đổi, đem LVDS xuyến hành số liệu thay đổi thành 28bit cameralink song hành số liệu. Giải xuyến sau song hành số liệu thông qua ila tiến hành tại tuyến phân tích cùng xem xét, cũng thật khi kiểm tra đo lường song hành số liệu hay không có lầm mã.

Cameralink gửi đi đoan, lợi dụng Xilinx OSERDESE2 nguyên ngữ tiến hành cũng / xuyến thay đổi, đem bản địa 28bit cameralink song hành số liệu xuyến hành hóa thành LVDS số liệu gửi đi đi ra ngoài.

1.1.3Cameralink tiếp lời khi tự thuyết minh

1.1.3.1Cameralink ba loại phối trí hình thức

Base hình thức:Chỉ cần một cây Cameralink dây cáp; 4 đối kém điểm theo, 1 đối kém tiến hành cùng lúc chung;

Medium hình thức:Yêu cầu hai căn Cameralink dây cáp; 8 đối kém điểm theo, 2 đối kém tiến hành cùng lúc chung;

Full hình thức:Yêu cầu hai căn Cameralink dây cáp; 12 đối kém điểm theo, 3 đối kém tiến hành cùng lúc chung.

Các loại hình thức hạ, thống nhất đều bao hàm một tổ khống chế khẩu cùng một tổ xuyến khẩu. Khống chế khẩu có 4 căn tín hiệu, dùng cho hình ảnh thu thập đoan đối camera IO khống chế; xuyến khẩu dùng cho hình ảnh thu thập đoan đối camera tham số phối trí.

1.1.3.2Đơn lộ kém điểm theo cùng đồng hồ chi gian khi tự quan hệ

Đơn lộ Cameralink kém điểm theo cùng tùy lộ kém phân độ phân giải đồng hồ chi gian khi tự quan hệ như sau đồ sở kỳ:

Một cái đồng hồ chu kỳ nội truyền 7bits xuyến hành số liệu, đầu tiên truyền xuyến hành số liệu tối cao vị, cuối cùng truyền xuyến hành số liệu thấp nhất vị. 7bits số liệu lúc đầu với độ phân giải đồng hồ cao điện bình trung gian vị trí, tức số liệu tối cao vị ở Clock cao điện bình trung gian thời khắc bắt đầu truyền.

Clock cao điện ngày thường gian so Clock thấp điện ngày thường gian thêm một cái bit vị.

1.1.3.3Thông đạo truyền số liệu cùng hình ảnh số liệu chiếu rọi quan hệ

1 lộ kém điểm theo thông đạo thượng, một cái Clock độ phân giải đồng hồ chu kỳ truyền 7bits xuyến hành số liệu, như vậy 4 lộ kém điểm theo thông đạo tổng cộng chính là 4*7bits=28bits, chúng ta xưng này 28bits số liệu vì song hành số liệu, vì phương tiện miêu tả, này 28bits số liệu nhớ vì TX/RX27~0. Cameralink Base hình thức hạ, này 28bits số liệu cùng hình ảnh hành / tràng đồng bộ / số liệu hữu hiệu đánh dấu, hình ảnh số liệu chiếu rọi quan hệ như sau đồ sở kỳ:

TX/RX24 chiếu rọi vì hành đồng bộ đánh dấu LVAL, TX/RX25 chiếu rọi vì tràng đồng bộ đánh dấu FVAL, TX/RX26 chiếu rọi vì hình ảnh số liệu hữu hiệu đánh dấu DVAL, TX/RX23 chưa sử dụng, còn lại vị đối ứng hình ảnh số liệu.

1.1.3.428 vị song hành số liệu cùng 4 lộ kém điểm tục truyền thua thông đạo chi gian chiếu rọi quan hệ

Kể trên 28 vị song hành số liệu là như thế nào thông qua 4 lộ kém điểm tục truyền thua thông đạo tiến hành truyền đâu? 28 vị song hành số liệu chiếu rọi đến 4 lộ kém điểm tục truyền thua thông đạo các thời khắc điểm vị trí quan hệ như sau đồ sở kỳ:

1.1.4Quản chân ước thúc

ZYNQ PL công trình quản chân ước thúc như sau đồ sở kỳ:

1.1.5Lệ trình sử dụng

1.1.5.1Liên tiếp Cameralink dây cáp

Sử dụng Cameralink dây cáp đem J3, J4 hai cái tiếp lời liên tiếp ở bên nhau:

1.1.5.2Thêm vận tải hành ZYNQ trình tự

1.1.5.2.1Mở ra Vivado công trình

Mở ra Vivado thí dụ mẫu công trình:

Công trình mở ra sau giao diện như sau đồ sở kỳ:

1.1.5.2.2Download ZYNQ PL trình tự

Download bit lưu văn kiện base_cameralink_loop.bit, hơn nữa nguyên bộ base_cameralink_loop.ltx điều chỉnh thử văn kiện, như sau đồ download giao diện sở kỳ:

1.1.5.3Vận hành kết quả thuyết minh

ZYNQ PL đoan cung cấp ILA điều chỉnh thử cửa sổ, có thể thật khi trảo lấy thu thập Cameralink song hành tín hiệu cùng với sai lầm kiểm tra đo lường tín hiệu khi tự hình sóng.

hw_ila_1 điều chỉnh thử giao diện trảo lấy Cameralink song hành gửi đi số liệu, là một cái 28bits mệt số cộng:

hw_ila_2 điều chỉnh thử giao diện trảo lấy Cameralink song hành tiếp thu số liệu, tiếp thu lầm mã thống kê cùng với tiếp thu lầm mã thật khi đánh dấu tín hiệu, như sau đồ sở kỳ:

cameralink_rx_err_num biểu hiện hiểu rõ giá trị, tắc thuyết minh Cameralink tiếp thu trong quá trình tồn tại lầm mã. Khả năng ở bắt đầu thông tín khởi động lại trong lúc tồn tại lầm mã hiện tượng, dẫn tới cameralink_rx_err_num lầm mã thống kê mệt thêm. Đãi trình tự download xong sau, nếu Cameralink thông tín bình thường nói, cameralink_rx_err_num lầm mã thống kê hẳn là sẽ không lại mệt thêm. Nếu cameralink_rx_err_num lầm mã thống kê tiếp tục không ngừng mệt thêm, tắc thông qua kích phát camera_rx_error tín hiệu có thể bắt giữ đến lầm mã cụ thể phát sinh thời khắc.

1.1.5.4Rời khỏi thực nghiệm

Vivado điều chỉnh thử giao diện Hardware Manager cửa sổ, hữu kiện đơn đánh localhost(1), ở bắn ra thực đơn điểm giữa đánh Close Server, tách ra ZYNQ JTAG mô phỏng khí cùng bản tạp liên tiếp:

Cuối cùng, đóng cửa bản tạp nguồn điện, kết thúc.