コンテンツにスキップ

RISC-V

Xuất điển: フリー bách khoa sự điển 『ウィキペディア ( Wikipedia ) 』
RISC-Vのロゴ
RISC-V
Khai phát giả カリフォルニア đại học バークレー giáo
ビット sổ 32, 64, 128
Phát biểu 2015 niên(9 niên tiền )(2015)[1]
バージョン 2.2
デザイン RISC
タイプ Load-store
エンコード Variable
ブランチ Compare-and-branch
エンディアン Little
拡 trương M, A, F, D, Q, C, P
オープン Yes
レジスタ
Phiếm dụng 16, 32 (ゼロ・レジスタを1つ hàm む)
Phù động tiểu sổ điểm 32 (オプション)
2013 niên 1 nguyệt に chế tạo されたRISC-Vプロセッサのプロトタイプ

RISC-V( リスク ファイブ ) はカリフォルニア đại học バークレー giáoで khai phát されオープンソースで đề cung されているMệnh lệnh セットアーキテクチャ(Anh:instruction set architecture,ISA) である[2].

Bổn cảo ではISAであるRISC-Vの thật trang ( RISC-Vコア ) およびエコシステム ( đối ứng OS, khai phát ツール ) を hàm めて giải thuyết する.

Khái yếu

[Biên tập]

オープンソースライセンス

[Biên tập]

Tha の đa くの mệnh lệnh セットアーキテクチャ ( ISA ) thiết kế とは dị なり, RISC-V ISAは, sử dụng liêu のかからないオープンソースライセンスで đề cung されている. Đa くの xí nghiệp がRISC-Vハードウェアを đề cung したり, phát biểu したりしており, RISC-Vをサポートするオープンソースのオペレーティングシステムが lợi dụng khả năng であり, いくつかの nhất bàn đích なソフトウェアツールチェーンで mệnh lệnh セットがサポートされている.

Mệnh lệnh セット ( ISA ) がRISC

[Biên tập]

RISC-VはSúc tiểu mệnh lệnh セットコンピュータ(RISC) の nguyên tắc に cơ づいている. RISC-V ISAの chú mục すべき đặc trưng は,ロードストア・アーキテクチャ[3][4],CPU nội のマルチプレクサを giản tố hóa するビットパターン,IEEE 754Phù động tiểu sổ điểm,アーキテクチャ đích に trung lập な thiết kế,Phù hào 拡 trươngを cao tốc hóa するために tối thượng vị ビットを cố định vị trí に phối trí することなどである. Mệnh lệnh セットは, phúc quảng い dụng đồ に đối ứng できるように thiết kế されている. Khả 変 phúc で拡 trương khả năng なので, thường により đa くのエンコーディングビットを truy gia することができる. 32, 64, 128ビットの3つのワード phúc と, さまざまなサブセットをサポートしている. Các サブセットの định nghĩa は, 3つのワード phúc によって nhược càn dị なる. サブセットは, tiểu hình のTổ み込みシステム,パーソナルコンピュータ,ベクトルプロセッサを đáp tái したスーパーコンピュータ, thương khố quy mô の19インチラックマウントTịnh liệt コンピュータをサポートしている.

Mệnh lệnh セットスペースの拡 trương

[Biên tập]

ISAの128ビット thân trương bản の mệnh lệnh セットスペースが xác bảo されたのは, 60 niên にわたる nghiệp giới の kinh nghiệm から, tối も hồi phục bất khả năng な mệnh lệnh セット thiết kế thượng の ngộ りはメモリに đối するアドレス không gian の bất túc であることが kỳ されているからである. 2016 niên thời điểm で, 128ビットISAは ý đồ đích に vị định nghĩa のままであるが, これは, このような đại quy mô なメモリシステムでの thật dụng đích な kinh nghiệm がまだほとんどないためである.

Thật dụng đích な sử dụng に sử える thiết kế

[Biên tập]

このプロジェクトは2010 niên にカリフォルニア đại học バークレー giáoで khai thủy されたが, cống hiến giả の đa くは đại học とは quan hệ のないボランティアである. Tha のアカデミックな thiết kế は, nhất bàn đích に thuyết minh を giản 単にするためだけに tối thích hóa されているのに đối し, RISC-Vの mệnh lệnh セットは, thật dụng đích なコンピュータで sử dụng できるように thiết kế されている.

2019 niên 6 nguyệt の thời điểm で, ユーザスペースISAのバージョン2.2と đặc 権ISAのバージョン1.11はĐống kếtされており, ソフトウェアとハードウェアの khai phát を tiến めることができる. デバッグ sĩ dạng は, ドラフトとしてバージョン0.13.2が dụng ý されている[5].

Khai phát động cơ

[Biên tập]

オープンなISA

[Biên tập]

Mệnh lệnh セットアーキテクチャはコンピュータにおけるハードウェアとソフトウェアのインターフェースである. Lương いISA/インターフェースはソフトウェアの tái lợi dụng tính を thượng げコストを đê giảm する. また, ハードウェア chế tạo giả gian の cạnh tranh が xúc tiến され, ハードウェア chế tạo giả は, より đa くのリソースを thiết kế に sử えるようになり, ソフトウェア・サポートに sử うリソースは thiếu なくできる[6].

Thương nghiệp đích に thành công し quảng く dụng いられていたISAはクローズドにライセンシングされてきた. たとえばARMホールディングスやミップス・テクノロジーズは, bỉ らの đặc hứa を lợi dụng するにあたり, tương đương のライセンス liêu を khóa する[7].Bỉ らはまた, thiết kế の ưu vị tính や mệnh lệnh セットを ký した văn thư を độ す tiền にBí mật bảo trì khế ướcを yếu cầu する. クローズドなISAおよびIPは cải 変を cấm chỉ されるケースが đa く, tính năng hướng thượng を mục đích としたISAの cải lương や giáo dục を mục đích としたISAの変 canh が phương げられていた. このような bối cảnh から, オープンかつフリーなISAには nhất định の nhu yếu があった.

RISC-V dĩ tiền のオープンISAのほとんどはGNU General Public License( GPL ) を sử dụng し, ユーザーにコピーや lợi dụng するにあたって thật trang をオープンにするようにさせていた. RISC-Vでは tự do に lợi dụng khả năng なCPUデザインをBSDライセンスHạ で đề cung することを mục chỉ している. BSDライセンスは, RISC-Vチップの thiết kế や phái sinh thành quả vật を, RISC-V tự thân と đồng dạng オープンかつ tự do に,またはクローズドで độc chiêm đích に, tác thành することを hứa khả する.

Thật dụng khả năng かつシンプルなISA

[Biên tập]

Bỉ らの chủ trương によれば, mệnh lệnh セットの thiết kế では tân しい thiết kế nguyên lý が hiện れることはほとんどなく, quá khứ 40 niên の trung で tối も thành công した thiết kế はますます tự thông って lai ている. Thất bại した thiết kế のほとんどは, xuất tư した xí nghiệp が thương nghiệp đích に thất bại したのであり, mệnh lệnh セットが kỹ thuật đích に liệt っていたからではない. よって, よく thiết kế されたオープンな mệnh lệnh セットが, thập phân に xác lập された thiết kế nguyên lý を dụng いて thiết kế されれば, đa くのベンダーが trường kỳ gian に độ ってサポートする khí になるだろう[6].

Tha の học thuật mục đích の thiết kế とは dị なり, RISC-V mệnh lệnh セットは, nghiên cứu nội dung の thuyết minh のための giản lược hóa に tối thích hóa するのではなく, thật dụng đích なコンピュータに tối thích hóa した giản lược hóa にすると tuyên ngôn されている. この giản lược hóa はコンピュータの tốc độ hướng thượng を mục đích とするが, コストや điện lực sử dụng lượng も tước giảm される. この mệnh lệnh セットに hàm まれるものは, ロード/ストア アーキテクチャ, CPU nội bộ のマルチプレクサを単 thuần hóa するビット・パターン, giản lược hóa された tiêu chuẩn に cơ いた phù động tiểu sổ điểm, アーキテクチャに trung lập な thiết kế, および, tối thượng vị の phù hào ビットを cố định とすることによる phù hào 拡 trương の cao tốc hóa である. Phù hào 拡 trương は, しばしば, クリティカル・タイミング・パスになると ngôn われている.

Mệnh lệnh セットは3 chủng loại のワード phúc

[Biên tập]

Mệnh lệnh セットは, phúc quảng い tằng のユーザー hướng けに thiết kế されている. 32-, 64-, 128-ビットの3つのワード phúc, dạng 々なサブセットをサポートする. Các サブセットの định nghĩa は, 3つワード phúc gian で, わずかに変 hóa する. サブセットは, tiểu さなTổ み込みシステム,パーソナルコンピュータ,ベクタプロセッサを trì つスーパーコンピュータ,および, ウェアハウス・スケールのラック・マウント hìnhTịnh liệt kế toánマシンをサポートする.

Mệnh lệnh セットは khả 変 trường phúc

[Biên tập]

Mệnh lệnh セットは, khả 変 trường phúc で, 拡 trương khả năng であるため, より đa くのエンコード・ビットが truy gia khả năng である. ISAには128ビットまで拡 trương されたバージョンまで dư ước されている. これは, quá khứ 60 niên の nghiệp giới の lịch sử の trung で, quá khứ の mệnh lệnh セットでメモリアドレス không gian が bất túc していたことが nguyên nhân で, thủ り phản しのつかない thất bại が khởi きたことを phản ánh している. 2016 niên hiện tại, 128-ビットのISAは, その cự đại なメモリシステムに quan する tri kiến がほとんどないために, ý đồ đích に vị định nghĩa にされている.

Giáo dục thượng も hữu hiệu

[Biên tập]

RISC-Vのシンプルさは giáo dục thượng hữu hiệu でもある. Chỉnh sổ mệnh lệnh のサブセットは単 thuần であるため, học sinh が sơ bộ đích な luyện tập をすることができ, chỉnh sổ mệnh lệnh サブセットはシンプルなISAであるため, ソフトウェアによる nghiên cứu dụng マシンの chế ngự にも lợi dụng できる. Khả 変 trường のISAは, học sinh の luyện tập と nghiên cứu のための拡 trương を khả năng にする[8].Biệt định nghĩa の đặc 権 mệnh lệnh セットを dụng いれば, OSの nghiên cứu を, コンパイラを tái thiết kế せずにサポートできる[9].RISC-Vのオープンな tri đích tài sản によって, thiết kế を công khai したり, tái lợi dụng したり, tu chính が khả năng になる[8].

Lịch sử

[Biên tập]

Tiên hành khai phát

[Biên tập]

“RISC”という dụng ngữ は1980 niên khoảnh に tác られた[10].それ dĩ tiền は, よりシンプルな thiết kế のコンピュータは hiệu suất đích な khả năng tính があるといういくつかの tri kiến は tồn tại したが, そのような thiết kế chỉ châm はまだ quảng まってはいなかった. 単 thuần で hiệu suất đích なコンピュータは, thường に học thuật đích な quan tâm にとどまっていた.

Nghiên cứu giả は, RISC mệnh lệnh セットのDLXを, 1990 niên に sơ bản の『コンピュータ・アーキテクチャ thiết kế ・ thật hiện ・ bình 価の định lượng đích アプローチ』のために tác thành した. Trứ giả のデイビッド・パターソンは, hậu にRISC-Vを chi viện した. しかし, DLXは giáo dục mục đích dụng だったため, nghiên cứu giả やホビーストはDLXをFPGAを sử って thật trang したが, thương nghiệp đích には thành công しなかった.

ARM CPUのバージョン2とその tiền は,パブリックドメインの mệnh lệnh セットであり, hiện tại もまだGNUコンパイラコレクションによってサポートされている. このISA hướng けに, 3つのオープンソースのコアが tồn tại するが, もはや chế tạo されていない[11][12].

OpenRISCは, DLXをベースとしたオープンソースのISAであり, RISCの thật trang の1つである. OpenRISCはGCCとLinuxの thật trang を hoàn toàn にサポートしているが, thương nghiệp đích な thật trang は thiếu ない.

RISC-Vという danh xưng は, カリフォルニア đại học バークレー giáo が phát biểu したRISC ISAの5 phiên mục のメジャー・バージョンであることを biểu している[8].RISC-Vの tiền の4つのバージョンは, それぞれRISC-I[13],RISC-II[14],SOAR[15],およびSPUR[16]である.

RISC-V tài đoàn とRISC-V International

[Biên tập]

カリフォルニア đại học バークレー giáoのクルステ・アサノヴィッチは, オープンソースのコンピュータシステムが quảng く phổ cập している trạng huống を nhận thức していた. 2010 niên, bỉ は “Hạ の3ヶ nguyệt の đoản kỳ gian プロジェクト” の trung で, RISC-Vを khai phát, công khai することを quyết ý した. この kế họa は, nghiên cứu giả や xí nghiệp のユーザーに dịch lập つものだったため[6],バークレー giáo のデイビッド・パターソンも hiệp lực した. もともとパターソンは,バークレーRISCの đặc tính を định めた nhân vật であり, RISC-Vは, bỉ のRISC-Vの nghiên cứu プロジェクトの trường い kinh lịch の nhất つである. Sơ kỳ の khai phát では,DARPAが tài chính chi viện を hành っていた[8].

RISC-V tài đoàn は2015 niên に thiết lập された[1].RISC-V tài đoàn をサポートしている tổ chức としては,アドバンスト・マイクロ・デバイセズ[17],Andes Technology[18],BAEシステムズ,Berkeley Architecture Research, Bluespec, Inc., Cortus,Google,GreenWaves Technologies,ヒューレット・パッカード・エンタープライズ,Hoa vi kỹ thuật,IBM,Imperas Software,Trung quốc khoa học viện,IIT Madras,ラティスセミコンダクター,Mellanox Technologies,Microsemi,マイクロン・テクノロジ,NVIDIA,NXPセミコンダクターズ,オラクル,クアルコム,Cryptography Research,ウェスタン・デジタル,SiFiveなどがある[19][20][21].

2019 niên 11 nguyệt に, RISC-V tài đoàn は mễ quốc の mậu dịch chế hạn に đối する huyền niệm からスイスへの di 転を biểu minh し[22],2020 niên 3 nguyệt にはスイスの quốc tế giao lưu hiệp hội RISC-V Internationalが thiết lập された[1].

RISC-V Internationalは, RISC-Vをソフトウェアおよびハードウェア thiết kế に tự do に lợi dụng できるようRISC-Vの sĩ dạng を công khai している. Sĩ dạng の sách định はRISC-V Internationalの hội viên により hành われる. さらに, hội viên tổ chức は chế phẩm に đối して “RISC-V Compatible™” ロゴの sử dụng を hứa khả される[23].

Biểu chương

[Biên tập]
  • 2017 niên, Linley Groupにより, ベスト・テクノロジー ( mệnh lệnh セット ) thưởng に tuyển định された.

Thật trang

[Biên tập]

RISC-Vオーガニゼーションは, RISC-VのCPUとSoCの thật trang リストを quản lý している[24].

Kí tồn

[Biên tập]

Kí tồn の thương dụng thật trang には dĩ hạ のようなものがある.

  • Xuantie-910:2019 niên 7 nguyệt phát biểu[25],アリババグループ(T-Head) による. 2.5GHz 16コア64ビット(RV64GCV),アウトオブオーダーHình. 2021 niên 10 nguyệt, T-Headはこれを hàm む4プロセッサ (C910[26],C906[27],E906[28],E902[29]) をオープンソース hóa した.
  • N25/NX25:2017 niên リリース, RISC-V Internationalの sang thiết メンバーであるAndes Technology Corporationによる[30]
  • CodasipとUltraSoCは, CodasipのRISC-VコアなどのIPとUltraSoCのデバッグ, tối thích hóa, アナリティクスを tổ み hợp わせたRISC-V tổ み込みSOC hướng けに hoàn toàn にサポートされた tri đích tài sản を khai phát している[31].
  • GD32Vシリーズ: GigaDeviceによる[32].RV32IMAC thật trang. Trung quốc の điện tử xí nghiệp Sipeed xã が chế tạo したLongan Nanoボードに thải dụng[33].
  • GAP8:2018 niên 2 nguyệt phát biểu, GreenWaves Technologiesによる. 32ビット1コントローラ＋8 cá のコンピュートコア, 32ビットSoC ( RV32IMC ). GAPuino GAP8 khai phát ボードは2018 niên 5 nguyệt に xuất hà を khai thủy[34][35][36].
  • SCR1:Syntacoreによる. RV32I/E[MC] thật trang.
  • UltraSOCは tiêu chuẩn トレースシステムを đề án し, thật trang を ký tặng した.
  • SweRV Core:2018 niên 12 nguyệt phát biểu,Western Digitalによる. インオーダー2ウェイスーパースカラと9ステージのパイプライン thiết kế を đặc trưng とする. WDは, SweRVベースのプロセッサをフラッシュコントローラやSSDに thải dụng する dư định で, 2019 niên 1 nguyệt にサードパーティ hướng けにオープンソースとして công khai している[37][38][39].
  • ESP32-S2 ULPコプロセッサ:Espressifによる.

Khai phát hoàn cảnh

[Biên tập]
  • IAR Systemsは, RV32 32ビットRISC-Vコアと拡 trương cơ năng をサポートする “IAR Embedded Workbench for RISC-V” の tối sơ のバージョンをリリースした. Kim hậu のリリースでは, 64ビットのサポートとより tiểu hình のRV32Eベース mệnh lệnh セットのサポート, cơ năng an toàn nhận chứng とセキュリティソリューションが hàm まれる dư định.
  • SEGGERは, đồng xã のデバッグ・プローブJ-Link[40],Đồng xã の thống hợp khai phát hoàn cảnh Embedded Studio[41],RTOSのembOSと tổ み込みソフトウェアにRISC-Vコアのサポートを truy gia した[42].
  • FPGAコアのインスタントSoCRISC-Vコア. C++で định nghĩa されたRISC-Vコアを hàm むSystem On Chip.

Khai phát hội xã

[Biên tập]
  • RISC-Vハードウェアの khai phát に đặc hóa して thiết lập されたSiFiveは, 2017 niên にリリースされたプロセッサモデルを trì っている[43][44].これらには, Linuxなどの phiếm dụng OSを thật hành khả năng なクアッドコア, 64ビット ( RV64GC ) のシステムオンチップ ( SoC ) が hàm まれている[45].
  • CloudBEARは, さまざまなアプリケーション hướng けに độc tự のRISC-Vコアを khai phát するプロセッサIP xí nghiệp である[46].
  • Syntacore[47]はRISC-V Internationalの sang thiết メンバーであり, tối sơ の thương dụng RISC-V IPベンダーの1 xã である. 2015 niên からRISC-V IPファミリーの khai phát とライセンス cung dữ を hành っている. 2018 niên hiện tại, chế phẩm ラインにはオープンソースのSCR1を hàm む8つの32コアと64ビットコアが hàm まれている[48].2016 niên にはSyntacore IPをベースにした tối sơ の thương dụng SoCがデモされた[49].

Khai phát trung

[Biên tập]
  • ASTCは, tổ み込みIC dụng のRISC-V CPUを khai phát した[50].
  • Centre for Development of Advanced Computing, India(C-DAC)は, 64ビットのアウトオブオーダーのクアッドコアRISC-Vプロセッサを khai phát している[51].
  • Cobham GaislerのNOEL-V 64ビット[52].
  • ケンブリッジ đại họcコンピューター nghiên cứu sở が,FreeBSDプロジェクトと cộng đồng で, そのオペレーティングシステムを64ビットRISC-Vに di thực し, ハードウェア・ソフトウェア nghiên cứu プラットフォームとして sử dụng していると phát biểu している.
  • Esperanto Technologiesは, RISC-Vベースの cao tính năng コア “ET-Maxion”, エネルギー hiệu suất の cao いコア “ET-Minion”, グラフィックスプロセッサ “ET-Graphics” の3つのプロセッサを khai phát していると phát biểu した[53].
  • チューリッヒ công khoa đại họcとボローニャ đại họcは, エネルギー hiệu suất の cao いIoTコンピューティングのための tịnh liệt siêu đê điện lực ( PULP ) プロジェクトの nhất hoàn として, オープンソースのRISC-V PULPinoプロセッサを cộng đồng khai phát した[54].
  • European Processor Initiative ( EPI ), RISC-V Accelerator Stream.[55][56]
  • インド công khoa đại học マドラス giáo は,IoTDụng の tiểu hình 32ビットCPUから,RapidIOやHybrid Memory Cube kỹ thuật をベースにしたサーバーファームなどの thương khố quy mô のコンピュータ hướng けに thiết kế された đại quy mô 64ビットCPUまで, 6つの dụng đồ に hợp わせて6つのRISC-VオープンソースCPU thiết kế を khai phát している.
  • lowRISCは, 64ビットのRISC-V ISAをベースにした hoàn toànオープンソースのハードウェアSoCを thật trang する phi 営 lợi プロジェクトである.
  • Nvidiaは,GeForceグラフィックスカードのFalconプロセッサを trí き hoán えるためにRISC-Vを sử dụng する kế họa[57].
  • SiFiveは, đồng xã sơ のRISC-VアウトオブオーダーCao tính năng CPUコア “U8シリーズプロセッサIP” を phát biểu した[58].

オープンソース

[Biên tập]

Dĩ hạ のように đa くのオープンソースのRISC-V CPUの thiết kế ( IP ) がある.

Biểu. オープンソースRISC-V IP
Danh xưng Khai phát giả ISA Dụng đồ Khai phát ツール リンク
Rocket[59] バークレー RV64? Tiểu hình / đê tiêu phí điện lực の trung gian đích コンピュータ Chisel [60]
BOOM バークレー RV64GC Cá nhân dụng, スパコン, thương khố quy mô Chisel [61]
Sodor[62] バークレー RV32? [63]
picorv32 Claire Wolf RV32IMC MCU Verilog [64]
scr1 Syntacore RV32IMC MCU Verilog [65]
PULPino チューリヒ công khoa đại học / ボローニャ đại học RV32IMC/RV32IMFC MCU・DSPカスタム [66]
mmRISC-1 Munetomo Maruyama RV32IM[A][F]C MCU Verilog [67]

ソフトウェア

[Biên tập]

Tân しい mệnh lệnh セットの thông thường の vấn đề は, CPU thiết kế とソフトウェアの bất túc であり, この2つの vấn đề はその sử いやすさを chế hạn し, thải dụng を giảm thiếu させる[12]. RISC-Vのソフトウェアには, ツールチェーン, オペレーティングシステム, ミドルウェア[vague], thiết kế ソフトウェアなどがある.

Tân しい mệnh lệnh セットを tác る tế に nhất bàn đích な vấn đề điểm は, CPUの thiết kế とソフトウェアが tồn tại しないことである[Yếu xuất điển].

Hiện tại lợi dụng khả năng なRISC-Vソフトウェアのツールとしては dĩ hạ が cử げられる:

  • GNU Compiler Collection( GCC ) ツールチェーン ( GDBおよびデバッカーを hàm む)
  • LLVMツールチェーン
  • OVPsim(Anh ngữ bản)simulator ( およびRISC-V Fast Processor Modelsのライブラリ )
  • Spike simulator
  • QEMUNội のシミュレータ

UEFI sĩ dạng v2.7のRISC-Vバインディングおよびtianocoreへのポートは, HPEのエンジニアによって hoàn liễu しており, アップストリームに phản ánh されることが kỳ đãi されている.seL4マイクロカーネルのポートも tồn tại する[68][69].ウェブブラウザThượng でRISC-V Linuxが động tác するシミュレータシステムがJavaScriptで thư かれている[70].

OSサポート

[Biên tập]

RISC-VではOSをサポートするために, ユーザーモード mệnh lệnh の sĩ dạng と phiếm dụng mục đích の đặc 権 mệnh lệnh セットの dư bị sĩ dạng が dụng ý されている. OSのサポートはLinuxカーネル,FreeBSD,NetBSDに tồn tại しているが, đặc 権モード mệnh lệnh は2019 niên 3 nguyệt 14 nhật(2019-03-14)Hiện tạiは tiêu chuẩn hóa されていない[71]ため, tạm định đích な đối ứng となっている. RISC-Vアーキテクチャへの dư bị のFreeBSD di thực bản は2016 niên 2 nguyệt にアップストリームに phản ánh され, FreeBSD 11.0で công khai された[72][73].Debianへのポート[74]およびFedoraへのポート[75]はすでに an định している.Das U-Bootへのポートが tồn tại する[76].

Cước chú

[Biên tập]
  1. ^abc“History”( anh ngữ ).RISC-V International.2023 niên 9 nguyệt 29 nhậtDuyệt lãm.
  2. ^"RISC-V is an open standard Instruction Set Architecture (ISA) enabling a new era of processor innovation through open collaboration" RISC-V International.About RISC-V.2023-06-17 duyệt lãm.
  3. ^“Insider's Computer Dictionary: ロード／ストア・アーキテクチャ とは? - ＠IT”.atmarkit.itmedia.co.jp.2024 niên 3 nguyệt 29 nhậtDuyệt lãm.
  4. ^“ロード・ストア mệnh lệnh - くみこみックス”.mix.kumikomi.net.2024 niên 3 nguyệt 29 nhậtDuyệt lãm.
  5. ^Privileged ISA Specification- RISC-V International
  6. ^abc“Instruction Sets Should be Free”.U.C. Berkeley Technical Reports.Regents of the University of California.15 November 2016Duyệt lãm.
  7. ^Demerjian, C. (2013 niên ). “A long look at how ARM licenses chips: Part 1”.SemiAccurate.21 July 2018Duyệt lãm.“How ARM licenses it’s IP for production: Part 2”.21 July 2018Duyệt lãm.
  8. ^abcd“The RISC-V Instruction Set Manual, Volume I: Base User-Level ISA version 2.2”.University of California, Berkeley.25 May 2017Duyệt lãm.
  9. ^“Draft Privileged ISA Specification 1.9”.RISC- V.RISC-V Foundation.30 August 2016Duyệt lãm.
  10. ^Patterson, David A; Ditzel, David R. (October 1980).“The Case for the Reduced Instruction Set Computer”.ACM SIGARCH Computer Architecture News8(6): 25.doi:10.1145/641914.641917.http://dl.acm.org/citation.cfm?id=641917.
  11. ^“Amber ARM-compatible core”.OpenCores.OpenCores.26 August 2014Duyệt lãm.
  12. ^“ARM4U”.OpenCores.OpenCores.26 August 2014Duyệt lãm.
  13. ^Patterson, David A.; Sequin, Carlo H. (1981). “RISC I: A reduced instruction set VLSI computer”.ISCA:443-458.
  14. ^Katevenis, Manolis G.H.; Sherburne, Jr., Robert W.; Patterson, David A. (August 1983). “The RISC II micro-architecture”.Proceedings VLSI 83 Conference.
  15. ^Ungar, David; Blau, Ricki; Foley, Peter; Samples, Dain; Patterson, David (1984).“Architecture of SOAR: Smalltalk on a RISC”.ISCA:188–197.doi:10.1145/800015.808182.https://doi.org/10.1145/800015.808182.
  16. ^Lee, D.D.; Kong, S.I.; Hill, M.D.; Taylor, G.S.; Hodges, D.A.; Katz, R.H.; Patterson, D.A. (1989).“A VLSI chip set for a multiprocessor workstation. I. An RISC microprocessor with coprocessor interface and support for symbolic processing”.IEEE Journal of Solid-State Circuits24(6): 1688-1698.doi:10.1109/4.45007.https://doi.org/10.1109/4.450072023 niên 11 nguyệt 28 nhậtDuyệt lãm..
  17. ^Finley, Klint. “Turing Prize Winners Paved Way to Smartphone Chips”.Wired.com.21 March 2018Duyệt lãm.
  18. ^“AndeStar Architecture”.Andes Technology.19 July 2018Duyệt lãm. “Andes is a founding member of the RISC-V Foundation”
  19. ^“Google, Oracle and HP Join RISC-V”.EE Times.UBM.11 February 2016Duyệt lãm.
  20. ^“Members at a Glance”.riscv.org.January 2, 2018Duyệt lãm.
  21. ^“グーグル, オラクル, HPEなどがRISCプロセッサのオープンな mệnh lệnh セットを khai phát する “RISC-V” tham gia へ”.@IT.(2016 niên 1 nguyệt 5 nhật ).https://atmarkit.itmedia.co.jp/ait/articles/1601/05/news090.html2016 niên 10 nguyệt 25 nhậtDuyệt lãm.
  22. ^“U.S.-based chip-tech group moving to Switzerland over trade curb fears”( anh ngữ ).Reuters.(2019 niên 11 nguyệt 25 nhật ).https://www.reuters.com/article/us-usa-china-semiconductors-insight-idUSKBN1XZ16L2023 niên 1 nguyệt 17 nhậtDuyệt lãm.
  23. ^“Branding Guidelines”( anh ngữ ).RISC-V International.2023 niên 1 nguyệt 17 nhậtDuyệt lãm.
  24. ^“RISC-V Cores and SoC Overview”.RISC-V (25 September 2019).5 October 2019Duyệt lãm.
  25. ^“China's Alibaba is making a 16-core, 2.5 GHz RISC-V processor”.www.techspot.com.2019 niên 7 nguyệt 30 nhậtDuyệt lãm.
  26. ^T-Head Semiconductor (2021 niên 10 nguyệt 19 nhật ). “openc910”.GitHub.2021 niên 10 nguyệt 30 nhậtDuyệt lãm.
  27. ^T-Head Semiconductor (2021 niên 10 nguyệt 19 nhật ). “openc906”.GitHub.2021 niên 10 nguyệt 30 nhậtDuyệt lãm.
  28. ^T-Head Semiconductor (2021 niên 10 nguyệt 19 nhật ). “opene906”.GitHub.2021 niên 10 nguyệt 30 nhậtDuyệt lãm.
  29. ^T-Head Semiconductor (2021 niên 10 nguyệt 19 nhật ). “opene902”.GitHub.2021 niên 10 nguyệt 30 nhậtDuyệt lãm.
  30. ^“Andes Technology”.RISC-V International.2018 niên 7 nguyệt 10 nhậtDuyệt lãm.
  31. ^Manners (23 November 2016). “Codasip and UltraSoC Combine on RISC-V”.Electronics Weekly.Metropolis International Group, Ltd..23 November 2016Duyệt lãm.
  32. ^“GigaDevice Unveils The GD32V Series With RISC-V Core in a Brand New 32-bit General Purpose Microcontroller”.www.gigadevice.com.2019 niên 8 nguyệt 29 nhậtDuyệt lãm.
  33. ^“Sipeed Longan Nano - RISC-V GD32VF103CBT6 Development Board”( anh ngữ ).www.seeedstudio.com.2019 niên 8 nguyệt 29 nhậtDuyệt lãm.
  34. ^“GreenWaves GAP8 is a Low Power RISC-V IoT Processor Optimized for Artificial Intelligence Applications”.CNXSoft: Embedded Systems News(27 February 2018).2018 niên 3 nguyệt 4 nhậtDuyệt lãm.
  35. ^Yoshida, Junko (2018 niên 2 nguyệt 26 nhật ).“AI Comes to Sensing Devices”.EE Times.https://www.eetimes.com/document.asp?doc_id=13330032018 niên 7 nguyệt 10 nhậtDuyệt lãm.
  36. ^"GreenWaves Technologies Announces Availability of GAP8 Software Development Kit and GAPuino Development Board"(Press release). 22 May 2018.
  37. ^Shilov. “Western Digital Reveals SweRV RISC-V Core, Cache Coherency over Ethernet Initiative”.www.anandtech.com.2019 niên 5 nguyệt 23 nhậtDuyệt lãm.
  38. ^“Western Digital Releases SweRV RISC-V Core Source Code”( anh ngữ ).AB Open(2019 niên 1 nguyệt 28 nhật ). 2019 niên 5 nguyệt 21 nhật thời điểm のオリジナルよりアーカイブ.2019 niên 10 nguyệt 2 nhậtDuyệt lãm.
  39. ^Cores-SweRV-GitHub
  40. ^“SEGGER Adds Support for SiFive's Coreplex IP to Its Industry Leading J-Link Debug Probe”.2017 niên 9 nguyệt 19 nhậtDuyệt lãm.
  41. ^“PR: SEGGER Embedded Studio supports RISC-V architecture”.2017 niên 11 nguyệt 23 nhậtDuyệt lãm.
  42. ^“PR: SEGGER presents RTOS, stacks, middleware for RISC-V”.2017 niên 12 nguyệt 8 nhậtDuyệt lãm.
  43. ^“HiFive1”.SiFive.2018 niên 7 nguyệt 10 nhậtDuyệt lãm.
  44. ^SiFive. “Hi-Five1: Open-source Arduino-Compatible Development Kit”.Crowd Supply.2 December 2016Duyệt lãm.
  45. ^“FU540 SoC CPU”.SiFive.2018 niên 10 nguyệt 24 nhậtDuyệt lãm.
  46. ^“CloudBEAR”.2018 niên 10 nguyệt 16 nhậtDuyệt lãm.
  47. ^“Syntacore”.2018 niên 12 nguyệt 11 nhậtDuyệt lãm.
  48. ^“SCR1, open-source RISC-V core”.2018 niên 12 nguyệt 11 nhậtDuyệt lãm.
  49. ^“RISC-V workshop proceedings”(11 December 2016).2018 niên 12 nguyệt 11 nhậtDuyệt lãm.
  50. ^"Re: [isa-dev] RISC V ISA for embedded systems"(Mailing list).2016 niên 11 nguyệt 10 nhật duyệt lãm.
  51. ^“C-DAC announces Tech Conclave 2019”.The Times of India.2019 niên 4 nguyệt 12 nhậtDuyệt lãm.
  52. ^“NOEL-V Processor”.Cobham Gaisler.14 January 2020Duyệt lãm.
  53. ^“Esperanto exits stealth mode, aims at AI with a 4,096 core 7nm RISC-V monster”.wikichip.org(January 2018).2 January 2018Duyệt lãm.
  54. ^“PULPino GitHub project”.GitHub.2 February 2018Duyệt lãm.
  55. ^“Accelerator Stream”.European Processor Initiative (EPI).22 February 2020Duyệt lãm.
  56. ^Redmond (20 August 2019). “How the European Processor Initiative is Leveraging RISC-V for the Future of Supercomputing”.RISC-V International News.RISC-V International.2020 niên 4 nguyệt 9 nhậtDuyệt lãm.
  57. ^Xie, Joe (July 2016).NVIDIA RISC V Evaluation Story.4th RISC-V Workshop.Youtube.
  58. ^Andrei Frumusanu (October 30, 2019). “SiFive Announces First RISC-V OoO CPU Core: The U8-Series Processor IP”.Anandtech.2019 niên 11 nguyệt 14 nhậtDuyệt lãm.
  59. ^スティーブンソンのロケットにちなんで mệnh danh
  60. ^Asanović.“rocket-chip”.GitHub.RISC-V International.11 November 2016Duyệt lãm.
  61. ^Celio. “riscv-boom”.GitHub.Regents of the University of California.29 March 2020Duyệt lãm.
  62. ^“きかんしゃトーマス”を đề tài にした đồng thoại に xuất てくる giá không の liệt xa の đảo に do lai
  63. ^Celio. “ucb-bar/riscv-sodor”.github.Regents of the University of California.25 October 2019Duyệt lãm.
  64. ^Wolf. “picorv32”.GitHub.27 February 2020Duyệt lãm.
  65. ^“scr1”.GitHub.Syntacore.13 January 2020Duyệt lãm.
  66. ^Traber. “PULP: Parallel Ultra Low Power”.ETH Zurich, University of Bologna.5 August 2016Duyệt lãm.
  67. ^Maruyama, Munetomo (2023-05-11),mmRISC-1: RISC-V RV32IMAFC Core for MCU,https://github.com/munetomo-maruyama/mmRISC-12023 niên 6 nguyệt 28 nhậtDuyệt lãm.
  68. ^Almatary, Hesham. “RISC-V, seL4”.seL4 Documentation.Commonwealth Scientific and Industrial Research Organisation (CSIRO).13 July 2018Duyệt lãm.
  69. ^Almatary, Hesham. “heshamelmatary”.GitHub.13 July 2018Duyệt lãm.
  70. ^“[JavaScript ANGEL is a Javascript RISC-V ISA (RV64) Simulator that runs riscv-linux with BusyBox.]”.RISCV.org.2019 niên 1 nguyệt 17 nhậtDuyệt lãm.
  71. ^Waterman, Andrew. “Draft Privileged ISA Specification 1.9”.RISC-V.RISC-V Foundation.30 August 2016Duyệt lãm.
  72. ^"FreeBSD Wiki: RISC-V".
  73. ^"FreeBSD Foundation: Initial FreeBSD RISC-V Architecture Port Committed".
  74. ^Montezelo, Manuel. “Debian GNU/Linux port for RISC-V 64”.Google Groups.Google.19 July 2018Duyệt lãm.
  75. ^“Architectures/RISC-V”.Fedora Wiki.Red Hat.26 September 2016Duyệt lãm.
  76. ^Begari, Padmarao. “U-Boot port on RISC-V 32-bit is available”.Google Groups.Microsemi.15 February 2017Duyệt lãm.

Công khai tư liêu, giải thuyết thư

[Biên tập]
  • RISC-V Publications
  • David Patterson & John Hennessy: "Computer Organization and Design (RISC-V Edition)", Morgan Kaufmann,ISBN 978-0128122754(Apr. 27th, 2017).
  • David Patterson & Andrew Waterman: "RISC-V reader: an open architecture atlas", Strawberry Canyon,ISBN 978-0-9992491-1-6(Sep. 10th, 2017).
  • John Hennessy & David Patterson: "Computer Architecture (6th Edition)", Morgan Kaufmann,ISBN 978-0128119051(Dec, 7th, 2017).
  • デイビッド・パターソン, アンドリュー・ウォーターマン, thành điền quang chương (訳): “RISC-V nguyên điển オープンアーキテクチャのススメ”, nhật kinh BP xã,ISBN 978-4822292812( 2018 niên 10 nguyệt 18 nhật ).

Quan liên hạng mục

[Biên tập]

Ngoại bộ リンク

[Biên tập]
CISC
Quá khứ
Hiện hành
RISC
Quá khứ
Hiện hành
メイン
アーキテクチャ
ファミリー
4ビット
8ビット
16ビット
32ビット
インタフェース
プログラミング
デバッグ
シミュレータ
Quan liên hạng mục
カテゴリカテゴリ
スタブアイコン

この hạng mục は,コンピュータに quan liên したThư きかけの hạng mụcです.この hạng mục を gia bút ・ đính chínhなどしてくださるHiệp lực giả を cầu めています(PJ:コンピュータ/P:コンピュータ).

“https://ja.wikipedia.org/w/index.php?title=RISC-V&oldid=99994570”から thủ đắc