Dynamic Random Access Memory

マイクロン・テクノロジXã の MT4C1024 DRAMTập tích đường vềの ダイ の chân dung. Dung lượng は1メガビット($2^{20}$ビット または128 kB)

Dynamic Random Access Memory( ダイナミック・ランダム・アクセス・メモリ,DRAM,ディーラム ) は,コンピュータなどに sử dụng されるChất bán dẫn メモリによるRAMの 1 loại で,チップTrung に hình thành された tiểu さなキャパシタにĐiện tíchを trữ めることで tình báo を bảo trì する ký ức tố tử である. Đặt すると điện tích が phóng điện し tình báo が tang われるため, thường にリフレッシュ ( ký ức bảo trì động tác ) を tất yếu とする. やはりRAM の 1 loại であるSRAMがリフレッシュ không cần である の に so べ, リフレッシュ の ために thường に điện lực を tiêu phí することが thiếu điểm だが, SRAMに đối して đại dung lượng を an 価に cung cấp できるという lợi điểm から, コンピュータ のChủ ký ức trang bịやデジタルテレビやデジタルカメラなど nhiều く の tình báo máy móc において, đại quy mô な tác nghiệp dùng ký ức として dùng いられている.

Tên

DRAMでは,キャパシタに súc えられた điện tích の có vô で tình báo が ký ức されるが, こ の điện tích は thời gian とともに thất われるため, thường に điện tích を đổi mới ( リフレッシュ ) し続けなければならない. こ の “Thường に động き続ける” という đặc trưng から “ダイナミック” ( động ) という danh trước が phó いている. ニュースなどでは “Ký ức bảo trì động tác が tất yếu な tùy thời thư き込み đọc み ra しできる chất bán dẫn ký ức đường về” など の trường い danh trước で giới thiệu されることがある.

チップ nội にDRAMとリフレッシュ động tác の ため の đường về などを nội tàng し, SRAMと cùng じ chu biên đường về とアクセス phương pháp で lợi dụng できる “Hư hư thực thực SRAM”という tên の thương phẩm があるが, それもDRAM の một loại である.

Thương phẩm としては,SIMMやDIMMやSO-DIMMといった cơ bản にチップ の パッケージを thật trang したモジュール の hình thái を chỉ す tên や, năm gần đây ではDDR3やDDR4の ように điện tử sĩ dạng や転 đưa プロトコルなどを chỉ す biểu hiện が sử われることも nhiều い.

Lịch sử

DRAM の khái niệm は1966 năm にIBMトーマス・J・ワトソン viện nghiên cứuのロバート・デナード(Robert Dennard) tiến sĩ によって khảo án され, 1967 năm にIBMと tiến sĩ によって đặc biệt cho phép xin され, 1968 năm に đặc biệt cho phép phát hành された.

1970 năm にインテルは thế giới lúc ban đầu の DRAMチップである1103を chế tạo した. 1103は3トランジスタセル thiết kế を sử dụng した1キロビットDRAMチップで, phi thường に thành công した. そ の sau, 1970 niên đại nửa ばまでに số nhiều の メーカーがデナード の シングルトランジスタセルを sử dụng して4キロビットチップを chế tạo し,ムーア の pháp tắcに従い đại dung lượng hóa が tiến triển した.

Mễ ザイログ xã が làm ったCPU のZ80は, DRAM の リフレッシュ động tác chuyên dùng の 7ビット の レジスタ ( Rレジスタ ) を cầm つ. Mệnh lệnh liệt の thật hành trung に, プログラム の thật hành に bạn うアクセスとは vô quan hệ に, こ の レジスタが cầm つアドレス ( DRAM の liệt ) にアクセスをしてリフレッシュを hành う. Sau の nhiều く の マイクロプロセッサではプロセッサコア bên ngoài で thật trang される cơ năng であるが, lúc ấy はマイクロコントローラな ứng dùng やホビーパソコンを liêm 価に chế phẩm としてまとめ thượng げる chờ といった mục đích にも hiệu quả な cơ năng であった. なお, đa số khai phát された “Z80 trao đổi” チップでは, メモリコントローラとして đừng cơ năng としたも の や, tỉnh điện lực máy móc dùng として hoàn toàn にオミットしているも の などもある.

DRAM の メモリセル đường về
1.ビット tuyến 2.ワード tuyến 3.FET 4.キャパシタ 5.ビット tuyến の phù du dung lượng

Cấu tạo

Động tác nguyên lý

コンデンサとも hô ばれるキャパシタに điện tích を súc え, こ の điện tích の có vô によって1ビット の tình báo を ký ức する. Điện tích は lậu ra しやがて thất われるため, 1 giây gian に số hồi trình, liệt 単 vị でデータを đọc み ra して liệt 単 vị で lại び nhớ lục し thẳng すリフレッシュが tuyệt えず tất yếu となる. たとえ đọc み ra し の tất yếu がなくとも, ký ức を bảo trì するためには thường にこ の thao tác を hành わなければならない.

メモリセル cấu tạo

DRAM の bên trong đường về は, các 1つずつ の キャパシタと điện giới hiệu quả トランジスタ (FET) から cấu thành される “メモリセル” の bộ phận と, đa số の メモリセルが xứng liệt したマトリックス の chu 囲を lấy り quyển く “Chu biên đường về” から cấu thành される.

DRAM の tập tích độ を thượng げるには, メモリセルをできるだけ tiểu さくすることが có hiệu である. そ の ため, キャパシタとFETを hiệp い nơi に cật め込むために, さまざまな công phu が hành われている.

8F²の セル cấu tạo tóm tắt
Hiện tại giống nhau なDRAM の セル cấu tạo でキャパシタとトランジスタは hoành に cũng んで vị trí する.
1.ワード tuyến 2.ビット tuyến 3.キャパシタ 4.1つ の セル の đại きさ

4F²の セル cấu tạo tóm tắt
Khai phát trung の DRAM の セル cấu tạo キャパシタとトランジスタは縦に trọng ねられている.
1.ワード tuyến 2.ビット tuyến 3.キャパシタ 4.1つ の セル の đại きさ 5.キャパシタ 6.ソース 7.チャンネル 8.ドレイン 9.ゲート tuyệt duyên màng

Các 々 の メモリセルはキャパシタ1 cái とスイッチ dùng の FET 1 cái から cấu thành される. Ký ức セルは kỳ bàn の mục trạng に cũng べて phối trí され, hoành phương hướng と縦 phương hướng にワード tuyến とビット tuyến が đi っている. Ký ức データは, メモリセル の キャパシタに điện tích がある trường hợp は nói lý lẽ "1", vô い trường hợp は nói lý lẽ "0" というように tráp われており, 1つ の メモリセルで1ビット の ký ức を bảo trì している.

メモリセル の động tác

Đọc み ra しに trước lập って, ビット tuyến tự thân の ký sinh dung lượng ( phù du dung lượng ) を nguồn điện điện áp の nửa phần にプリチャージしておく. ワード tuyến に điện áp がかけられると, メモリセル の FETは, キャパシタとビット tuyến と の gian を điện khí に tiếp 続するように động く. そ の ため, キャパシタとビット tuyến と の gian で điện tích が di động し, キャパシタに điện tích が súc えられていればビット tuyến の điện vị は chỉ かに thượng thăng し, súc えられていなければ chỉ かに giảm xuống する. こ の điện tích の di động による mỏng manh な điện vị の 変 hóa をセンスアンプによって tăng phúc して đọc み lấy ることで, nói lý lẽ "1" と nói lý lẽ "0" が phân biệt される.

キャパシタに điện tích を lưu める động tác khi でも, điện tích の di động phương hướng が nghịch になる hắn は, đọc み ra しと cùng じである. Nói lý lẽ "1" の 1ビット の データを ký ức する trường hợp を khảo えると, ワード tuyến の điện áp によってFETはキャパシタとビット tuyến を tiếp 続し, ビット tuyến を thông じて điện tích がキャパシタ di động し nạp điện される. そ の sau, ワード tuyến の điện áp がなくなってFETで の tiếp 続が đoạn たれても, キャパシタ nội には điện tích がしばらくは tàn る の でそ の gian は trạng thái が bảo たれる.

メモリセル の nhỏ bé hóa

SRAM の メモリセルが6 cái のトランジスタ( あるいは4 cái の トランジスタと2 cái のChống cự) で cấu thành されていてプロセス nhỏ bé hóa によるスイッチング tốc độ hướng về phía trước がアクセス tốc độ を hướng về phía trước させている の に đối して, DRAMではメモリセルにあるキャパシタとスイッチング・トランジスタに tồn tại する ký sinh chống cự による khi định số đường về が tồn tại するため, プロセス の nhỏ bé hóa やトランジスタ の スイッチング tốc độ hướng về phía trước はメモリ の アクセス tốc độ hướng về phía trước にさほど gửi cùng しない. キャパシタ の dung lượng を tiểu さくすれば cao tốc hóa できるがキャパシタ の tình báo を chính しく đọc み lấy れない khủng れが ra る. Nhỏ bé hóa によってキャパシタを làm りこめる diện tích が tiểu さくなった の を bổ うために, キャパシタとFETを lập thể に phối trí して dung lượng không đủ を bổ うようにしている.

スタック hình とトレンチ hình

DRAMは, ký ức セル の cấu tạo からスタック hình とトレンチ hình に phân loại される. スタック hình では, スイッチング・トランジスタ の phía trên にシリコンを chồng chất させてから mương を quật り, キャパシタ cấu tạo thể を làm る. トレンチ hình では, スイッチング・トランジスタ の hoành の シリコン cơ bản に duệ い mương を quật り, キャパシタ cấu tạo thể を làm る. スタック hình ではキャパシタを tích tầng するためにトレンチ hình より công trình số や gia công thời gian が tăng えるが, トレンチ hình では nhỏ bé hóa に giới hạn がある. そ の ため, ほとんど の trường hợp, スタック hình が chọn dùng されている.

Tinh thể lỏng ディスプレイに sử dụng されるLá mỏng トランジスタと cùng dạng に điểm thiếu 陥が vấn đề となるが, chất bán dẫn メモリでは thiếu 陥セル の あるカラムは, メモリセルアレイ の đoan にある, dài dòng lĩnh vực に nói lý lẽ に cắt đương てられ, ICチップは lương phẩm として ra hà され chế phẩm コスト の thượng thăng が ức えられている. こ の kỹ thuật は chất bán dẫn メモリ giống nhau に lợi dụng されている.

従 tới までは8F²( Fは nhỏ nhất gia công tấc pháp ) が chủ lưu だったが, hiện tại では6F²が chủ lưu となりつつある. Tương lai には, 4F²が dẫn vào される thấy thông しである.

メモリセルアレイと chu biên đường về

メモリセルは, ワード tuyến とビット tuyến で làm られるマトリックス trạng に phối trí され, đa số の メモリセルによって, メモリセルアレイが làm られる. ビット tuyến の ký sinh dung lượng が đọc み ra し khi の độ chặt chẽ を chế hạn するため, dư り trường くすることができない. そ の ため, メモリセルアレイ の đại きさには hạn mức cao nhất がある. メモリセルアレイ の chu biên には, ワード tuyến とビット tuyến を chế ngự してデータ の thư き込み/ đọc み ra し/リフレッシュを hành い, phần ngoài と tín hiệu をやり lấy りする chu biên đường về が bị わっている.

データ の đọc み ra しをする khi には, ワード tuyến で chỉ định される1 liệt phân の データをビット tuyến の số だけ dụng ý されたセンスアンプで đồng thời に tăng phúc し, そ の trung から tất yếu とするビット の データを đọc み ra す. Đọc み ra し động tác によってキャパシタ の điện tích は thất われる ( phá 壊 ký ức ) の で, ワード tuyến で chỉ định したままにすることでセンスアンプで tăng phúc された điện vị を ký ức セルに thư き lệ し, đọc み ra しは xong rồi する.

データ の thư き込みは, đọc み ra し khi の động tác とほぼ cùng じで, ワード tuyến で chỉ định される1 liệt phân の データをビット tuyến の số だけ dụng ý されたセンスアンプで đồng thời に đọc み ra し, そ の trung から thư き込みするビット の データを thư き đổi えてから, ワード tuyến で chỉ định したまま thẳng ちにこ の 1 liệt phân の データをビット tuyến に lưu して ký ức セルに thư き lệ し, thư き込みは xong rồi する.

リフレッシュ động tác においても, phần ngoài に tín hiệu を xuất lực しない điểm を trừ けば đọc み thư き の động tác khi と cùng dạng に, 1 liệt phân の データを đọc み ra し lại び thư き lệ している.

メモリセルアレイ の chu biên にはセンスアンプ の hắn にもラッチ,マルチプレクサ,Phần ngoài と の tiếp 続 tín hiệu を làm る3ステート・バッファが lấy り quyển いている.

Các 々 の メモリセルアレイは1ビット phân の ký ức lĩnh vực として sử dụng され, いくつかあるアレイをチップ の データ phúc に hợp わせて tổ み hợp わせて sử dụng している. メモリモジュール の nhập xuất lực phúc の 拡 đại に hợp わせて, チップ単 thể で8ビットや16ビット phúc を cầm つ chế phẩm が nhiều い.

データアクセス の phương pháp

DRAM の メモリセルを chỉ định するため の アドレスデータ tuyến は, hành アドレスと liệt アドレスとで chung になっていて, hành アドレスと liệt アドレスを thời gian cắt で giả thiết するようになっている. メモリ の phiên mà の うち, hành アドレスは thượng vị ビット の bộ phận に cắt り đương て, liệt アドレスは, hạ vị ビットに cắt り đương てて sử dụng する. アドレスデータ tuyến にどちら の データが thêm えられているかを khác nhau するために,RAS(row address strobe) およびCAS(column address strobe) と hô ばれる tín hiệu を dùng いる. Hành アドレスデータを xác định した trạng thái でRAS tín hiệu をアクティブにすることで, RAS tín hiệu の 変 hóa điểm で の trạng thái を tố tử に hành アドレスとして nhận thức させる. RAS tín hiệu がアクティブな trạng thái の まま, dẫn き続き liệt アドレスデータに thiết り thế えて, CAS tín hiệu をアクティブにし, CAS tín hiệu の 変 hóa điểm で の trạng thái を tố tử に liệt アドレスとして nhận thức させ, tất yếu とするアドレス の データにアクセスを xong rồi する.

データアクセス の cao tốc hóa の ため, cùng じ hành アドレスで liệt アドレスが vi うデータを thứ 々に đọc み thư きする phương pháp が khảo án されており, これをページモードと hô ぶ.

ページモードは,Cao tốc ページモード(fast page mode)からEDO(extended data out, EDO DRAM)へと tiến bộ した. そして, 21 thế kỷ lấy hàng はsynchronous DRAM(SDRAM) と hô ばれる, hành アドレス nội dung を đồng kỳ 転 đưa ( バーストモード ) で cao tốc に nhập xuất lực する cơ cấu を chở khách したも の が chủ lưu となっている. Toàn く công phu の ないDRAMでは100nsec trở lên かかっていたも の が, これら の DRAMでは2.5nsec trước sau まで cao tốc hóa されている. ただし, liệt ・ hành アドレス cộng に chỉ định してセットアップ・プリチャージ の thời gian を hàm むアクセスタイム tự thể は, それほど đoản súc されておらず, こ の 10 trong năm で1/3 trình độ cao tốc hóa されただけである.

また, dị なるアドレスに đối する đọc み thư きを đồng thời に2つ の ポートから nghĩ dường như に hành うことができるDual Port DRAMがある. PCでは bức họa tỏ vẻ dùng のVRAMやCPU-GPU gian cùng sở hữu メモリに dùng いられたり, あるいは trao đổi tính の ないマルチプロセッサCấu thành の PCやワークステーション, PCI-PCI gian メモリ転 đưa デバイスなど の sử dụng に sử われる.

リフレッシュ

Kỹ càng tỉ mỉ は “メモリ・リフレッシュ”を tham chiếu

メモリセルに súc えられた điện tích は, tố tử bên trong のLậu れ điện lưuによって từ 々に thất われていき, điện tích の ない trạng thái と の khác nhau が khó khăn になる. そこで, định kỳ に điện tích を bổ sung する thao tác が tất yếu となる. こ の thao tác をリフレッシュと hô ぶ. リフレッシュは, 1 hành 単 vị で đồng thời にアクセスすることで thật thi され, quy định された thời gian nội ( mấy chục ミリ giây trình độ ) に tố tử nội の toàn て の hành について hành わなければならない.

リフレッシュという dùng từ は, mễインテルXã によって phó けられた. なお, コンデンサ・メモリ の nguyên tổ であるABCでは, ジョギングと hô ばれていた.

リフレッシュアドレス chỉ định phương pháp

リフレッシュを hành う hành アドレスを chỉ định するには, thứ の ような phương pháp がある.

• RAS only リフレッシュ: DRAMに hành アドレスを cùng え, RAS tín hiệu の みをアクティブにすることで, chỉ định された hành の リフレッシュを hành う. リフレッシュアドレスは, DRAM の phần ngoài đường về によって làm る tất yếu がある.
• CAS before RAS リフレッシュ: Gọi chung でCBRリフレッシュとも ngôn う. こ の cơ năng を thật trang するDRAMは CASとRASをアクティブにするタイミングを thông thường の データアクセスと nghịch にすることで, DRAM bên trong の リフレッシュ đường về を khởi động させる. Khởi động mỗi に bên trong に dụng ý されたカウンタを tự động にアップさせ, tất yếu な hành アドレスを thuận phiên に phát sinh させる の で, DRAM の phần ngoài にリフレッシュ dùng の アドレスカウンタを dụng ý する tất yếu がない.
• オートリフレッシュ・セルフリフレッシュ:こ の cơ năng を thật trang するDRAMはメインシステムから nhất định trong lúc アクセス の ない trạng thái, lệ えばメインシステム の nguồn điện を lạc としてメモリバックアップ đường về だけを駆 động させているときなどに, DRAMチップに nội tàng されたリフレッシュ đường về によって tự động にリフレッシュを hành う. Thông thường アクセス khi の リフレッシュは đừng の phương pháp が tất yếu だが, それ bên ngoài ではCBRリフレッシュ cùng dạng, DRAM の phần ngoài にリフレッシュ dùng の アドレスカウンタを dụng ý する tất yếu がない.

リフレッシュ の タイミング

Đại biểu な phương pháp として, dưới の nhị つがある.

• Tập trung リフレッシュ: Quy định された thời gian mỗi に tố tử nội の toàn て の hành を một lần にリフレッシュする.
• Phân tán リフレッシュ: Quy định された thời gian を hành の số で cắt った chu kỳ で một hàng ずつリフレッシュする.

Kỹ thuật の 変 dời

ソフトエラー

Tình báo は các メモリセル の キャパシタ の điện tích の hình で ký ức されるが,Vũ trụ tuyếnなど のTia phóng xạがキャパシタに chiếu xạ されると, điện tích が thất われデータが thư き đổi わってしまう hiện tượng が phát sinh する. これはソフトエラーと hô ばれ, cao エネルギー の tia phóng xạ を thường に tắm びる khả năng tính の ある vũ trụ hàng không giới hạn に hạn らず, trên mặt đất の thông thường な hoàn cảnh でも phát sinh し đến る, メモリを cầm つ máy móc の ngẫu nhiên phát な dị thường động tác の nguyên nhân となる.

Vũ trụ tuyến の ような cao エネルギー tia phóng xạ でなくとも, nhưng coi ánh sáng の quang tử でも cùng dạng の hiện tượng が phát sinh する. Thông thường の DRAMは, nhựa cây chế の パッケージによって che quang されているため, thật tế の vấn đề とはならない. しかし, こ の hiện tượng を ứng dùng して, チップに quang を đương てられるようにすることで,Bức họa tố tửとして ứng dùng した chế phẩm も tồn tại した.

Giai tầng ワード tuyến

Chủ となるメタル xứng tuyến とワード tuyến の xứng tuyến の khoảng cách を không けて phối trí し, そ の hạ tầng で1 bổn の メタル xứng tuyến ごとにゲートポリ xứng tuyến を4-8 bổn giai tầng する phương pháp である. メタル xứng tuyến からはデコード cơ năng を kiêm ねたゲートでもあるサブワードドライバによってゲートポリ xứng tuyến が phân kỳ され các メモリセルに tiếp 続される.

オープン・ビット tuyến

Cao tập tích hóa の ため, 21 thế kỷ lấy hàng はオープン・ビット tuyến が sử dụng されるようになっている. 従 tới phương thức では, vốn dĩ の ビット tuyến に song song して chiết り phản しビット tuyến が xứng tuyến されていた. こ の phương thức では, đọc み ra されるセル の すぐそばに2 bổn の ビット tuyến が thông っている の で, たとえノイズを chịu けても, これらをメモリセルアレイ ngoại chu bộ の センスアンプで tương đối することで, ノイズ の ảnh hưởng を bài trừ することができた. そ の sau, セルが tiểu さくなったため, điện cực としてポリシリコンではなく kim loại tài liệu を sử い thủy めると, ký sinh chống cự と đọc み ra し chống cự が giảm bớt して, đọc み ra し điện lưu が nhiều く lấy れるようになった. そこで, DRAMに đối する nhỏ bé hóa ・ cao tập tích hóa へ の yêu cầu に ứng じて, chiết り phản しビット tuyến phương thức に đại わってオープン・ビット tuyến phương thức が lấy り nhập れられるようになった.

Dài dòng kỹ thuật

ロウとカラム の lạng phương で dài dòng đường về を dụng ý しておき, ウエハーテスト khi や ra hà trước テストで bất lương セル, bất lương ロウ, bất lương カラムがあれば dài dòng đường về に thiết り thế えられて lương phẩm として ra hà できるようにする kỹ thuật がある. Bất lương アドレスはレーザーによりフューズ bộ を thiêu chước cắt đứt するか điện khí に bị điện giật lưu で thiêu き thiết り, cùng dạng の phương pháp で dài dòng đường về を thay thế アドレスへ cắt り đương てる. Dài dòng đường về による tốc độ tính năng の thấp hèn が thấy 込まれるため, tính năng と lương phẩm suất と の トレードオフになる.

Nhiều trị hóa kỹ thuật

フラッシュメモリで sử dụng されているように, キャパシタ nội の điện tích の có vô により "0" と "1" を kiểm ra して1セル đương り1ビットを bảo trì する の ではなく, lệ えば, 0%, 25%, 50%, 100%と4 đoạn giai で điện tích lượng を kiểm ra すれば, 1つ の セルで2ビット の tình báo を bảo trì することができる. これが nhiều trị hóa kỹ thuật であり, DRAMでも sớm くから đề xướng されていたが, thật tế の chế phẩm にはほとんど chọn dùng されていない.

Mỏng さ

2011 năm6 nguyệt 22 ngày エルピーダメモリと thu điền エルピーダメモリは,タブレットPCやスマートフォンなど の mỏng hình hóa や đại dung lượng hóa に dịch lập つ, thế giới nhất mỏng となる hậu さ0.8ミリ の 4 cái tích tầng DRAMを khai phát したと phát biểu した.

Loại đừng

1970 năm に mễインテルXã が thế giới lúc ban đầu の DRAMである “1103” を phát bán してから, nhiều く の chủng loại の DRAMが thị trường に lên sân khấu している. Các DRAM の loại biệt danh xưng ではSD-RAMあるいはSDRAM の ようにハイフン の có vô で vật lưu niệm の diêu らぎが tồn tại するが, dưới では toàn てハイフンを tỉnh いて vật lưu niệm する.

Lúc đầu DRAM

1970 niên đại から1980 niên đại の lúc đầu にかけて, DRAMは, quảng phạm に chọn dùng された động tác quy cách などが tồn tại せず, DRAM chế phẩm ごとに tế かな sĩ dạng を xác nhận する tất yếu があった. また, 2000 niên đại に giống nhau になっているDIMMの ようなメモリモジュール hình dạng で の thật trang はあくまで số ít phái であり, nhiều くが単 thể の DIPを8 cái や16 cái など số nhiều を cá biệt にDIPソケットへ挿 nhập thật trang していた. こ の ときに chọn dùng された2つ の động tác nguyên lý, すなわちRAS/CAS tín hiệu やセンスアンプといったDRAM の cơ bản な đường về cấu thành と, nhỏ bé なキャパシタに ký ức して sào り phản しリフレッシュ động tác を hành う, という động tác nguyên lý は, 21 thế kỷ の hiện tại も mới nhất hình DRAM の cơ bản kỹ thuật に継 thừa されている.

Cao tốc ページモード phó きDRAM

Cao tốc ページモード phó きDRAMとは, いくつか の liền 続するアドレス の đọc み ra し khi に cao tốc hóa するため の công phu を thêm えたDRAMである.Lúc đầu はページモードと vật lưu niệm された.また, Fast Page Mode DRAMを lược してFPDRAMまたはFPM DRAMなどとも vật lưu niệm される. Thông thường の DRAM の đọc み ra し khi にはRAS tín hiệu によってロウアドレスを cùng え, CAS tín hiệu によってカラムアドレスを cùng える động tác をそれぞれ の メモリ phiên mà に đối して sào り phản し cùng えるが, ký ức lĩnh vực へ の アクセスは liền 続する khuynh hướng が cường く, liền 続する phiên mà ごとにロウとカラムを cùng える の ではなく, thẳng trước の ロウアドレス ( ページ ) と cùng じ trường hợp にはRAS tín hiệu を cố định したままロウを cùng えずにCAS tín hiệu とカラムだけを変えて cùng えることで, メモリ phiên mà の chỉ định thời gian を đoản くすることで cao tốc hóa をはかっていた. Cao tốc ページモード phó きDRAMでも従 tới の ロウとカラムをすべて cá biệt に cùng える động tác が bảo đảm されていた. 21 thế kỷ の hiện tại はほとんど sử dụng されていない.

Ngày lập ( lúc ấy )HM514100 ( 4M(×1)ビット )

Đông chi TC514100 ( 4M(×1)ビット )

NEC ( lúc ấy )µPD424400 ( 4M(1M×4)ビット ) など

スタティックカラムモードDRAM

メモリチップ nội にバッファとして1ページ phân の SRAMを nội tàng し, cùng ページ nội の アクセスについて một khi đương nên ページに thư かれたデータを toàn てSRAM thượng にコピーすることにより, RAS tín hiệu によってロウアドレスを cùng えればあとはCAS tín hiệu を cố định してからカラムアドレスを変 hóa させるだけで liền 続 にデータ xuất lực が thật thi されるという động tác を hành う( cao tốc ページモード phó きDRAMと の vi いはCAS tín hiệu を cố định する điểm である). つまり, cùng ページ nội の liền 続するアドレス の đọc み ra しであれば, CAS tín hiệu の phát hành とそ の レイテンシ の phân だけメモリアクセスタイムが tiết giảm され, thông thường の DRAMよりも đọc み ra し tốc độ が cao tốc hóa されるという đặc trưng を bị え, ページ cảnh giới をまたぐアドレス の liền 続 đọc み ra し khi でもごく tiểu さなペナルティで tế ませられる. なお, cao tốc ページモード phó きDRAMと cùng dạng, thông thường の DRAMと cùng dạng の RAS/CAS tín hiệu の cá biệt phát hành によるアクセスモードにも đối ứng する.

Ngày lập HM514102 ( 4M(×1)ビット, 1ページ2048ビット )

Đông chi TC514102 ( 4M(×1)ビット, 1ページ2048ビット )

NEC µPD424402 ( 4M(1M×4)ビット, 1ページ1024ビット×4 ) など

こ の DRAMはNgày lập chế tác sởが khai phát, chế phẩm hóa したが, SRAM nội tàng で cấu tạo が phục tạp であったことからコスト mặt で bất lợi であり, しかもより sinh sản コストが rẻ tiền で cùng trình độ の hiệu quả が đến られる cao tốc ページモード phó きDRAMが khai phát されたためにほとんど chọn dùng lệ はなく, パソコン hướng けではシャープX68030シリーズに tiêu chuẩn chọn dùng されるに lưu まった. また, tín hiệu の タイミングによっては ( CAS tín hiệu がカラムアドレスより trước ( または đồng thời ) に ra る trường hợp chờ ), こ の phương thức の DRAMが tất yếu な trường hợp もあった.

EDO DRAM

従 tới の DRAMでは, データ đọc み ra し khi にデータ xuất lực tín hiệu が yên ổn xuất lực されるまでは, thứ の カラムアドレスを cùng えることが ra tới なかった の に đối し, EDO DRAM ( Extended Data Output DRAM ) ではデータ xuất lực tuyến にデータラッチを thiết けることで, データ xuất lực の タイミングと thứ の カラムアドレス の chịu phó タイミングとをオーバーラップしている.Pentiumなど の 66MHz の CPUではウェイト số を cao tốc ページモード の 2クロックからEDO の 1クロックへと cao tốc hóa できた. 21 thế kỷ ngày đầu に với いてはモノクロページプリンタの バッファメモリに dùng いられるなどして tàn っていたが, tổ 込 hướng けCPUが cao tốc hóa され処 lý が phục tạp hóa した2010 năm lấy hàng はほとんど sử dụng されていない.

Ngày lập HM514405 ( 4M(1M×4)ビット )

Đông chi TC514405 ( 4M(1M×4)ビット )

NEC µPD424405 ( 4M(1M×4)ビット ) など

BEDO DRAM

Micron xã が khai phát した cao tốc bản EDO DRAMである. Burst EDO RAMという chính thức tên が kỳ す thông り, bên trong に2ビット phân の 2 tiến カウンタを cầm っており, lúc ban đầu に nhập lực されたカラムアドレス の trị を sử って1を3 hồi thêm えることで続く3 hồi phân の liền 続するアドレスを làm り ra し, CAS tín hiệu の di chuyển にあわせて cộng lại 4 hồi の liền 続するデータ đọc み ra し động tác を hành う. Pentiumではこ の ため の chuyên dùng đường về が bị わっていたため, nhất tốc ではウェイト số を0クロックに ra tới, アクセス thời gian 52nsでページモードサイクル thời gian 15ns phẩm の BEDO DRAMを66MHz の Pentiumで sử dụng すれば, 4つ の ウェイト số は5-1-1-1というクロック số でバースト転 đưa が hành えるとされたが, DRAMコントローラやチップセット の đối ứng がほとんど vô く ( Intel thuần khiết チップセットではPentium ProおよびPentium IIDùng のIntel 440FXの み đối ứng ), phổ cập しなかった. なお, BEDO DRAM trước kia にも, cùng dạng の コンセプトを cầm った(CAS tín hiệu の み の di chuyển で liền 続3 hồi ( cộng lại 4 hồi ) の アクセスができた)ニブルモードDRAMというも の があった ( ngày lập HM514101 ( 4M(×1)ビット ) など ). ニブルとは4ビット の ことである.

SDRAM

SDRAM ( Synchronous DRAM, シンクロナス・ディーラム, エスディーラム ) は, phần ngoài クロックに đồng kỳ してカラム の đọc み ra し động tác を hành うDRAMである. Phần ngoài クロックに đồng kỳ することで, DRAM tố tử bên trong でパイプライン động tác を hành い, phần ngoài の バスクロックに đồng kỳ してバースト転 đưa することにより, 0ウェイトで の xuất lực アクセスを khả năng とし, phần ngoài バスクロックがそ の まま sử dụng できるためにĐường về thiết kếも dễ dàng となった.

Dưới は hiện hành の DDR SDRAM ( sau thuật ) trước kia の, SDR SDRAMについて thuật べる. Lên sân khấu した lúc trước は đồng kỳ クロックはIntelChế CPU の Pentiumに hợp わせて66MHzであったが, やがてPentium IIやAMDChế CPU のK6-2に hợp わせてPC100 SDRAMと hô ばれる quy cách で100MHzとなり, 2000 năm の Intel chế のPentium IIIDùng tân チップセット ra hà に hợp わせてPC133 SDRAMが bổn cách に sử dụng された. パーソナルコンピュータで の sử dụng では nhiều くがDIMMで の thật trang となっていた. DDR SDRAMが chủ lực になった sau は, sinh sản される chế phẩm は thiếu なくなっている.

Kỹ càng tỉ mỉ は “SDRAM”を tham chiếu

Direct RDRAM

Direct RDRAMとは, mễ Rambus xã が khai phát した cao tốc DRAM dùng の バス tín hiệu と vật lý hình dạng の quy cách の ことである. Hắn の DRAM の ようにRAS/RASなど の chế ngự tín hiệu tuyến によって đọc み ra し/ thư き込み động tác を chỉ thị する の ではなく, Direct Rambusというバス thượng に16ビットか18ビット の データ, アドレス, コマンドをパケット hình thức でやり lấy りする. RIMM ( Rambus In-line Memory Module ) と hô ばれるモジュールも quy định していた. リフレッシュ cơ năng が nội tàng されている.Nintendoの ゲーム cơNINTENDO64で cùng loại の メモリーが chọn dùng され, パーソナルコンピュータへ の chọn dùng も đồ られたが, バス の kỹ thuật thiết kế に kếch xù なライセンス sử dụng liêu を払い, Direct RDRAMコントローラを sơ めとする chu biên đường về やDirect RDRAMチップそ の も の の cao 価 cách によって, dân sinh sử dụng ではコスト cạnh tranh lực がなかったため, một bộ の サーバー cơ に の み chọn dùng されるに lưu まり, PCで の chủ ký ức dùng chất bán dẫn の thứ の chủ dịch はPC133 SDRAMとDDRに di った.

Kỹ càng tỉ mỉ は “RDRAM”を tham chiếu

DDR

DDRはDDR SDRAM ( Double Data Rate SDRAM ) の ことである. Bên trong の メモリセルアレイ の đọc み ra し khi には2ビットや4ビット, 8ビット phân の セルを một lần にアクセスし, データバスへ の xuất lực には đọc み ra した tín hiệu tuyến を thiết り thế えて thẳng liệt song song 変 đổi を hành っている. Thư き込み khi にはこ の nghịch となる. パーソナルコンピュータで の sử dụng ではほとんど toàn てがDIMM( Dual Inline Memory Module ) で の thật trang となっている. DDR の lên sân khấu によって従 tới の SDRAMはSDR ( シングル・データ・レート ) と hô ばれることが nhiều い.

DDR SDRAM

Kỹ càng tỉ mỉ は “DDR SDRAM”を tham chiếu

SDRAMで の phần ngoài đồng kỳ クロック の lập ち thượng がりと lập ち hạ り khi にデータ nhập xuất lực を xác định する の でSDRに so べて2 lần の データ転 đưa tốc độ となる. クロック tín hiệu はSDR の シングルエンド vân đưa からディファレンシャル vân đưa に変わり, vị tương ・ nghịch vị tin tưởng hào の エッジ kiểm ra を lạng tín hiệu の クロスポイントに trí くことでデューティ so を50%に gần づけた. SDRには vô かったDQS ( データ・ストローブ tín hiệu ) によってメモリ tố tử とコントローラ gian の xứng tuyến trường の tự do độ が tăng した. Tín hiệu の インターフェースはSDR のLVTTLからSSTLに変えられた. データ転 đưa の động tác bước sóng số は200MHz, 266MHz, 332MHz, 400MHz. Nguồn điện điện áp は2.5Vから2.6Vが nhiều い. 184ピンDIMM.

DDR2 SDRAM

Kỹ càng tỉ mỉ は “DDR2 SDRAM”を tham chiếu

DDRで の phần ngoài đồng kỳ クロックを2 lần に cao めそれぞれ の lập ち thượng がりと lập ち hạ り khi にデータ nhập xuất lực を xác định する の でSDRに so べて4 lần の データ転 đưa tốc độ となる. "Posted CAS" cơ năng が thêm わり, DDRまでは số nhiều の リード, またはライトが liền 続するアクセス khi にRAS tín hiệu からCAS tín hiệu まで の サイクル khoảng cách thời gian ( tRCD ) によってコマンド cạnh hợp による đãi ち thời gian が sinh じていたが, DDR2からはRAS tín hiệu の sau でtRCD の kinh quá を đãi たずにCAS tín hiệu を chịu phó け, メモリチップ bên trong で lưu め trí かれて "Additive Latency" の kinh qua đi ただちに bên trong にCAS tín hiệu が処 lý されるようになった. また, ODT ( One Die Termination ) とOCD ( Off Chip Driver ) が thật trang されることで đầu cuối chống cự をメモリチップ bên trong に cầm たせて, ドライバ駆 động năng lực も điều chỉnh khả năng として tín hiệu phản xạ の thấp giảm など tín hiệu を nhất thích hóa するように công phu が thêm えられた. DDR2 dùng để hàng の メモリ・コントローラ sườn では khởi động khi などにキャリブレーションを hành うことで, メモリ tố tử とコントローラ gian の xứng tuyến の バラツキに nguyên nhân gây ra するスキュー, つまり tín hiệu đến thời gian の ズレを đọc み lấy り, tín hiệu tuyến ごと の タイミングと駆 động năng lực の điều chỉnh を hành うも の がある..

Động tác bước sóng số は400MHz, 533MHz, 667MHz, 800MHz, 1066MHz の 5 chủng loại があり, 単 thể で の chất bán dẫn パッケージ の dung lượng では128Mビットから2Gビットまで の 2 lần khắc みで5 chủng loại がある. Nguồn điện điện áp は1.8V. 240ピンDIMM.

DDR3 SDRAM

Kỹ càng tỉ mỉ は “DDR3 SDRAM”を tham chiếu

DDRで の đồng kỳ クロックを4 lần に cao めそれぞれ の lập ち thượng がりと lập ち hạ り khi にデータ nhập xuất lực を xác định する の でSDRに so べて8 lần の データ転 đưa tốc độ となる. Động tác bước sóng số は800MHz, 1066MHz, 1333MHz, 1600MHz の 4 chủng loại があり, 単 thể で の chất bán dẫn パッケージ の dung lượng では512Mビットや1Gビット, 2Gビット の も の が nhiều い.Nguồn điện điện áp は1.5Vと1.35V.

DDR4 SDRAM

Kỹ càng tỉ mỉ は “DDR4 SDRAM”を tham chiếu

DDR5 SDRAM

Kỹ càng tỉ mỉ は “DDR5 SDRAM”を tham chiếu

Hắn の DRAM

GDRAM

グラフィック sử dụng で の DRAMとして thư き込みと đọc み ra しが đồng thời song song で hành えるようになっている. Nay でも cao tính năng グラフィック đường về で sử dụng される.

Kỹ càng tỉ mỉ は “GDDR”を tham chiếu

VC-SDRAM

Nhật Bản のNECが khai phát したも の で, bên trong にチャンネルを thiết けてメモリーセルと nhập xuất lực bộ と の vân đưa tốc độ を cao める công phu がなされたが, phổ cập しなかった.

XDR DRAM

Kỹ càng tỉ mỉ は “XDR DRAM”を tham chiếu

ECCメモリ

Kỹ càng tỉ mỉ は “ECCメモリ”を tham chiếu

Dư phân なビットにLầm り đính chính ký hiệuを nhớ lục することで,ソフトエラーによるデータ の tổn hại を kiểm ra ・ tu chỉnh できる. Cao tin lại tính sử dụng のサーバなどで sử われる.

LPDDR

スマートフォンや tỉnh điện lực な tổ み込み sử dụng hướng け の quy cách.

Kỹ càng tỉ mỉ は “LPDDR”を tham chiếu

レジスタード・メモリ

Kỹ càng tỉ mỉ は “レジスタード・メモリ”を tham chiếu

Đại lượng の メモリを thật trang するサーバなどで sử われる. バッファード・メモリともいう. レジスタードかつECCというDRAMもある.

DRAM nghiệp giới

Trang bị sản nghiệp

DRAM nghiệp giới を hàm むメモリ chất bán dẫn chế tạo nghiệp giới は, sáng sớm kỳ の 1970 niên đại lấy hàng では, hắn xã と の kỹ thuật な khác biệt hóa の đường sống が tương đối thiếu ないも の となっている. メモリ chất bán dẫn を chế tạo するメーカー の うち, đi trước するメーカーは, chất bán dẫn chế tạo trang bị メーカーと cộng に, một bộ は đã にCPU chờ で khai phát された trước hết đoan kỹ thuật ( chất bán dẫn chế tạo trang bị メーカーがCPUメーカーと の ビジネスで đến たノウハウ ) も lấy り nhập れ, メモリー chất bán dẫn chế tạo trang bị を cộng đồng khai phát して dẫn vào することで, sinh sản công trường を chỉnh えることになっている. Khai phát hiện trường を cung cấp したこと の đối 価として, メモリー chất bán dẫn メーカーは cộng đồng khai phát パートナーである chế tạo trang bị メーカーから an 価に cộng đồng khai phát tế み の trang bị を số nhiều điều đạt dẫn vào する. Chất bán dẫn chế tạo trang bị メーカーは, đi theo するメモリ chất bán dẫn メーカーへ cùng じ trang bị を buôn bán することで ích lợi を đến る. Đi theo するメモリー chất bán dẫn メーカーが tân quy の một mình kỹ thuật を khai phát することは tương đối thiếu なく, chất bán dẫn を cao い sinh sản tính で lượng sản するため の công phu と kinh nghiệm が các xã の khác biệt hóa で の đại きな yếu tố となっている. “Chất bán dẫn chế tạo trang bị を mua える trình の đầu tư tài chính があれば ai でもメモリメーカーとして khởi nghiệp できる”とは, あまりにも cực luận であるが, thế giới にはほとんど cùng loại の chất bán dẫn chế tạo trang bị が các xã の sinh sản ラインに cũng んでいる sự thật が kỳ すように, chế tạo trang bị で の kỹ thuật な sai biệt は thiếu ない.

シリコンサイクル

Hiện tại では, メモリ chất bán dẫn メーカー các xã は, パーソナルコンピュータ の yêu cầu が拡 đại する thời kỳ ( tân しいWindows OS chế phẩm が lên sân khấu するときなど ) に hợp わせて, lượng sản thể chế を拡 đại している. Một phương, qua đi には “シリコンサイクル” と hô ばれるサイクルが, chất bán dẫn nghiệp giới の cảnh khí の hảo không huống の tuần hoàn を chủ đạo してきた. パーソナルコンピュータ の yêu cầu 拡 đại chờ でメモリ chế phẩm が không đủ すると, 価 cách は thượng thăng する. メモリ chất bán dẫn メーカーは, thượng thăng した価 cách と tràn đầy なメモリ chế phẩm へ の yêu cầu に cơ づいて, tương lai へ の đầu tư といった kinh 営 phán đoán を hạ し, sinh sản thiết bị へ の 拡 đại đầu tư を quyết định する. こ の とき, 1 xã が sinh sản thiết bị の 拡 đại を hành うだけでなく, ほとんど toàn て の メモリメーカーが sinh sản thiết bị を拡 đại する の で, sinh sản ラインが hoàn thành して lượng sản に di chuyển する khoảnh には yêu cầu 拡 đại は đã に chung わっており, các xã の sinh み ra す đại lượng の メモリ chế phẩm がほとんど cùng lúc に thị trường にあふれて価 cách は bạo lạc する. こういったサイクルを qua đi に số hồi sào り phản してきたため, Nhật Bản の tổng cả nhà điện メーカー の ように nhiều く の xí nghiệp は, độ 々 phóng れる lớn lao な thiếu hụt に nại え thiết れず chất bán dẫn ビジネスから lui lại していった. こ の ような kinh vĩ から, 1990 niên đại trung kỳ lấy hàng, sinh き tàn ったDRAMメーカー các xã は, qua đi の thất bại を tham khảo に, tương lai の yêu cầu dư trắc に đối して cẩn thận の chú ý を払いながら thiết bị đầu tư を hành い, かつ価 cách thao tác や cung cấp コントロールを hành うことで, シリコンサイクルが khởi こらないように nỗ めてきた.

価 cách đê mê と trên diện rộng thiếu hụt

2000 niên đại trung bàn にはSamsung,Hynix,Qimonda,エルピーダ,Micronの bàn tay to 5 xã で nghiệp giới を quả chiếm するようになっていた. 2006 năm mạt khoảnh, ( DRAM価 cách thao tác nói hợp sự kiện による cảnh khổ, および quy cách の chủ lưu がDDR2からDDR3へ tư うように di chuyển せず vẫn như cũ として従 tới hình chế phẩm の コストダウンを trung tâm とした thấp thâu ích に suyễn いでいた ) DRAMメーカー các xã は, 2007 đầu năm đầu に buôn bán されるWindows Vistaの lên sân khấu によってPC yêu cầu が trên diện rộng に拡 đại するだろうと dư trắc し, các xã sinh き tàn りを đánh cuộc けて ta trước にと một 斉に sinh sản lượng を tăng やした ( こ の độc đoán chuyên hành とも tư える các xã なりふり cấu わぬ tăng sản thể chế は, 2004 năm に phát 覚したDRAM価 cách thao tác nói hợp sự kiện の dư ba で, các xã hoành と の liên lạc が hoàn toàn に đoạn たれ, これまで の ように bàn tay to DRAMメーカー chủ đạo による cộng đồng bộ điều thể chế が toàn く lấy れず các xã lòng nghi ngờ ám quỷ になっていたことも đa phần に ảnh hưởng している ). しかしこ の tăng sản は hoàn toàn に mục に ra てしまい, cần cấp バランスが đại きく băng れDRAMで の シリコンサイクルを phát sinh させてしまうこととなった. Nay hồi の シリコンサイクルは, Windows Vista の dư tưởng ngoại の buôn bán không phấn chấn ( Windows XPに lấy って đại わる tồn tại になれなかった ),Mễ quốc phát の tài chính không huốngによる trên diện rộng な tiêu phí giảm, NANDフラッシュ・メモリ の sinh sản と の quan liền, chờ が cùng lúc に vận ác く trọng なり hợp ってしまったことが nguyên nhân と vân われている. DRAM価 cách は, 2006 năm mạt から2007 năm trung khoảnh までと 2008 năm trung khoảnh から 2008 năm mạt まで の 2 năm trình で20 phân の 1 dướiにまで trị hạ がりした. DRAM の 価 cách は chủ lực の 1Gbit phẩm では2007 năm の 1 trong năm に80% trình も thấp hèn し, toàn て の DRAMメーカーが trên diện rộng な thiếu hụt となった. 2008 năm đệ tính bốn nửa kỳ の quyết toán でもDRAM lớn nhất tay の Samsung xã bên ngoài の các xã は trên diện rộng な thiếu hụt を nhớ lục し,2009 năm 1 nguyệt 23 ngày には bàn tay to 5 xã の một góc であるĐộc キマンダ xãは phá sản し tiêu diệt する tình thế にまで truy い込まれた.

Thế giới の DRAMシェア 2008 năm đệ 1 bốn nửa kỳ
グループ đừng に sắc phân けした.

Thế giới の DRAMシェア 2009 năm đệ 3 bốn nửa kỳ

Hạ がり続けていたDRAM の thị trường thế giới quy mô は, 2009 năm にようやく hồi phục した.しかし, そ の sau もDRAM価 cách の rơi xuống は ngăn まらなかった. サムスンは, 2011 niên độ に duy nhất hắc tự を đạt thành したメーカーであるが, それでもDRAMで đại きな ích lợi を đến ておらず, フラッシュメモリで thâu ích を bảo đảm している. Bàn tay to các xã とも, trên diện rộng な thiếu hụt を kế thượng しながらもシェアを bảo đảm するためにDRAMを sinh sản し続けざるを đến ないチキンゲームと hóa している.

Nghiệp giới lại biên

キマンダ の phá sản lấy hàng は, bàn tay to による thị trường で の quả chiếm がより tiến んだ. Nhỏ bé hóa に bạn い, lộ quang trang bị の dẫn vào phí dụng がさらに cao くなるため, tài chính mặt で の cạnh tranh lực の kém が hiển になり, 2009 năm から2013 năm khoảnh にかけてDRAM nghiệp giới の thế giới な lại biên が hành われた.

キマンダ の tiêu diệt sau, Đài Loan 5メーカー(Inotera, Nanya, Powerchip, ProMOS, Winbond) の うちNanyaがシェアを duỗi ばし, nghiệp giới đệ 5 vị となった. Nghiệp giới đệ 4 vị の Micronは 2008 năm にNanya cập びInoteraと dìu dắt を kết んだ. Nanyaは2012 năm 8 nguyệt に phiếm dùng DRAMから lui lại した. ProMOSもグローバル・ファウンドリーズに mua thâu されるなど, Đài Loan 5メーカーは phiếm dùng DRAMから lui lại, または bàn tay to メーカーに hút thâu された.

かつて の bàn tay to 5 xã の trung では, キマンダに続いてエルピーダも, 2009 năm 6 nguyệt 30 ngày より sản nghiệp sức sống tái sinh đặc biệt sắp xếp pháp に cơ づいて lại kiến を hành っていたが2012 năm 2 nguyệt についに lực tẫn き hội xã tái sinh pháp áp dụng を xin し sơ hở,2013 năm 7 nguyệt にMicron の tử hội xã となった.Đồng thời にエルピーダ dù hạ の Đài Loan RexchipもMicron dù hạ に nhập った. Nghiệp giới đệ 4 vị だったMicronは, nghiệp giới đệ 3 vị の エルピーダ の mua thâu の kết quả, nghiệp giới đệ 2 vị の Hynixを rút いて tân たに nghiệp giới đệ 2 vị となった.

こうして, 2013 năm には nghiệp giới はSamsung, Micron, Hynix の bàn tay to 3 xã thể chế となった. Hynixは, 2011 năm tới nay, đại quy mô な thiếu hụt に khổ しんでいたが, エルピーダ sơ hở sau の 2013 năm đệ 2 bốn nửa kỳ には営 nghiệp ích lợi が1 triệu ウォンを siêu え, チキンゲームは kết thúc したと đưa tin された.

Quan liền hạng mục

• メモリ・リフレッシュ