CPLD
![](https://upload.wikimedia.org/wikipedia/commons/thumb/a/a3/Altera_MAX_7128_2500_gate_CPLD.jpg/200px-Altera_MAX_7128_2500_gate_CPLD.jpg)
CPLD(англ.Complex Programmable Logic Device) —программируемая логическая интегральная схема(ПЛИС) в диапазоне сложности между микросхемамиPAL[англ.](Programmable Array Logic) иFPGA(англ.Field-Programmable Gate Array), сочетающая их архитектурные решения.
Основой CPLD являетсяматрица макроячеек,в которой реализованы логические соединениявентилейили более сложные логические операции. Блоки макроячеек объединены программируемой коммутационной матрицей с последующим выходом на входы (выходы) схемы[1].
В CPLD доступно достаточно большое количество логических вентилей — от нескольких тысяч до десятков тысяч, что позволяет реализовать сравнительно сложные устройства обработки данных (для PAL это — как максимум несколько сотен логических вентилей, в современных FPGA количество вентилей может достигать нескольких миллионов). При этом для FPGA возможно программирование более гибкой и сложной логики, чем простейшие выражения типасуммы произведений,вплоть до реализации как элементовцифровой обработки сигналов,цифровых фильтров,так ипроцессоров общего назначения(в отличие от CPLD, технология FPGA базируется на вентильных матрицахLook-up tables (LUTs))[1][2].
В исходных вариантах CPLD маршрутизация ограничивала возможность подключения большинства логических блоков к их каналам ввода-вывода через внешние контакты, что не позволяло оптимально использовать внутреннюю память микросхем и реализовать многоуровневую логику. Для более новых семейств больших CPLD это ограничение уже не характерно.
Главным отличием между большими CPLD и малыми FPGA до недавних пор было наличие внутреннейэнергонезависимойконфигурационной памяти в CPLD. Это отличие становится уже не столь значимым, поскольку ряд последних моделей FPGA также включают такую внутреннюю память. Тем не менее, наличие такой внутренней энергонезависимой конфигурационной памяти, наряду с такой важной характеристой, как устойчивость показателей, делают CPLD незаменимыми для современных цифровых схем в качестве устройства дляинициализациисхемы, перед тем, как передать управление другим микросхемам, не обладающим такой способностью. В качестве примера можно привести использование CPLD для загрузки данных конфигурации FPGA из энергонезависимой памяти.
По мере развития технологии, различия между CPLD и FPGA продолжают размываться (например, иногда некоторые CPLD фирмыIntelназывают FPGA). В то же время, сравнивая эти два семейства и учитывая развитие самих CPLD и их возможностей, такие их архитектурные преимущества, как цена, энергонезависимая конфигурация, макроячейки с предсказуемыми характеристиками параметров, меньшее энергопотребление, можно предположить, что CPLD будут иметь в обозримом будущем устойчивую нишу в задании начальных параметров цифровых схем, мобильной технологии, расширении числа входов/выходов для более сложных микросхем, предобработке сигналов (например, контроллерCOM-порта,USB,VGA) и в других применениях[1][3] [4][5].
Основные производители CPLD:Altera,Atmel,Cypress Semiconductor[англ.],Lattice Semiconductor,Xilinx.
Примечания
[править|править код]- ↑123ПЛИС CPLD компании Xilinx с малым потреблением. Серия CoolRunner, Михаил КузелинАрхивная копияот 5 мая 2012 наWayback Machinecompitech.ru
- ↑Введение в проектирование комбинационных схем на ПЛИС. В. Соловьев, А. КлимовичАрхивная копияот 17 сентября 2011 наWayback Machinechipinfo.ru
- ↑MAX II CPLD: Lowest Power, Lowest Cost CPLD Family EverАрхивировано4 декабря 2010 года.altera
- ↑Потребление энергии CPLD ATMEL составляет всего 5мкА, 29.12.2006(недоступная ссылка)terraelectronica.ru
- ↑PLL на основе CPLDАрхивная копияот 8 июня 2013 наWayback Machinedigit-el