FinFET

Матеріал з Вікіпедії — вільної енциклопедії.
Перейти до навігації Перейти до пошуку
Пристрій з подвійним затвором FinFET

Польовий транзистор з вертикальним затвором(англ.FinFET) — мультизатворний польовий МДН транзистор (MOSFET),побудований напідкладці,де затвор розміщений на двох, трьох чи чотирьох сторонах каналу (обгорнутий навколо каналу), утворюючи подвійну структуру затвору. Ці прилади отримали назву FinFET (англ.fin- плавник, FET(англ.field-effect transistor) - польовий транзистор), оскільки область стоку-витоку утворює "плавники" на поверхні кремнію. Пристрої FinFET мають значно швидший час перемикання та більш високу густину струму, ніж плоска технологіяКМОН (CMOS)(комплементарний метал-оксид-напівпровідник).

FinFET — це тип непланарного транзистора, або "3D" транзистора.[1]Це основа для виготовлення сучасних наноелектроннихнапівпровідникових пристроїв.Мікрочипи, що використовують затвор FinFET, вперше були комерціалізовані в першій половині 2010-х років і стали домінуючою конструкцією затвору на 14-нм, 10-нм та 7-нм технологічних процесах.

Історія

[ред.|ред. код]

20 років після того, як MOSFET був вперше продемонстрований Мохамедом Аталлою та Доуном Кангом зBell Labsв 1960 році[2]концепція MOSFET з подвійним затвором була запропонована Тошихіро Секігавою впатенті1980 року, що описує планарний XMOS транзистор.[3]Секігава виготовив транзистор XMOS з Ютакою Хаяші в 1984 році. Вони продемонстрували, що ефект "короткого каналу" може бути значно зменшений за допомогою сендвіч структури повністю збідненогокремнію на ізоляторі(FDSOI) між двомаелектродами затвору,з'єднаними між собою.[4][5]

Перший тип FinFET транзистора був названий «транзистор із збідненим спертим каналом» або «Дельта» транзистор та був впершевиготовленийв Японії у 1989 році[4][6][7]Затвор транзистора може охоплювати та електрично контактувати з напівпровідниковим каналом "плавника" з верхньої та бокової сторони або лише з боків. Перший називаєтьсятранзисторомзпотрійним затвором,а другийтранзисторомзподвійним затвором.Транзистор з подвійним затвором необов'язково має з'єднані обидві сторони, а може мати дві розділені клемами або контакти. Цей варіант називаєтьсярозділеним транзистором.Таке компонування дозволяє більш досконало керувати роботою транзистора.

Індонезійський інженер Ефенді Леобандунг, працюючи вуніверситеті Міннесоти,опублікував документ зі Стівеном Ю. Чуу на 54-й науково-дослідницькій конференції у 1996 році, в якому виклав переваги утворенняCMOSтранзисторашляхом побудови мультизатвору на завуженому розділеному каналі для поліпшення масштабування та збільшення струму пристрою за рахунок збільшення його ефективної ширини.[8]Така структура виглядає як сучасний FinFET. Хоча деякими розмірами доводиться жертвувати, розрізаючи канал на частини, провідність бічних "плавників" більша, ніж провідність завуженого каналу.[9]Канал пристрою мав розміри - 35 нм ширина і 70 нм довжина каналу.

Дослідження Діг Хісамото транзисторів DELTA привернули увагуАгенції прогресивних дослідницьких проектів оборони(DARPA), яка в 1997 році уклала контракт з дослідницькою командоюУніверситету Каліфорнії Беркліна розробку субмікронного транзистора на основі технології DELTA.[10]Команда здійснила такі прориви у період 1998 - 2004 р.р.[11]

Вони ввели термін "FinFET" (польовий транзисторз вертикальним затвором) в документі від грудня 2000 року[16],що містив опис непланарного транзистора з двома затворами, побудованого на підкладціSOI.[17]

У 2006 році команда корейських дослідників зКорейського інституту науково-технічного розвитку(KAIST) та Національного центру нанотехнологій розробила 3 нм транзистор, найменший наноелектронний пристрій у світі, заснований на технології FinFET "затвор увесь навколо" (GAA).[18][19]У 2011 році дослідники з Rice University продемонстрували, що FinFET-ти можуть мати два електрично незалежні затвори, що дає дизайнерам схем більшу гнучкість у ефективному проектуванні схем з малопотужними затворами.[20]

Комерціалізація

[ред.|ред. код]

Перший 25-нанометровий транзистор, що працює всього від 0,7Вольт,був продемонстрований у грудні 2002 рокуTSMC.Конструкція "Omega FinFET", названа за схожістю між грецькою літерою "Омега"та формою, яку утворює затвор навколо структури стік - витік та має затримку затвора всього 0,39 пікосекунди (пс) для транзистора N-типу і 0,88 пс для транзистора P-типу.

У 2004 роцікомпанія Samsungпродемонструвала дизайн "Bulk FinFET", яка дала змогу масово виробляти пристрої FinFET. Вони продемонстрували динамічнупам'ять з довільним доступом(DRAM) 90 нм на об'ємному FinFET процесі.[11]

У 2011 роціIntelпродемонструвала транзистори з потрійним затвором, де затвор огортає канал з трьох сторін, що дозволяє підвищити енергоефективність і зменшити затримку затвора, таким чином, збільшити продуктивність, випереджаючи планарні аналоги.[21][22][23]

Комерційно виготовлені мікросхеми техпроцесу 22 нм і менше використовували конструкції затворів FinFET. Варіант "Tri-Gate" від Intel на 22 нм техпроцесі був оголошений в 2011 році длямікроархітектури Ivy Bridge.[24]Ці пристрої постачаються з 2012 року.

Починаючи з 2014 року, на 14 нм (або 16 нм) техпроцесі основні підприємства (TSMC,Samsung,GlobalFoundries) використовували технологію FinFET.

У 2013 роціSK Hynixрозпочав комерційне масове виробництво на 16-ти нм техпроцесі,[25]TSMCпочав виробництво на 16-ти нм процесі FinFET,[26]Samsung Electronicsпочали випуск на 10 нм процесі.[27]

TSMCрозпочав виробництво 7 нм процесу в 2017 році[28],а Samsung почав виробництво на 5 нм техпроцесі в 2018 році.[29]

У 2019 році Samsung оголосила про плани комерційного виробництва на 3 нм техпроцесі GAAFET до 2021 року.[30]

Комерційне виробництво наноелектронноїнапівпровідникової пам'ятіFinFET розпочалося в 2010-х. У 2013 році SK Hynix розпочав серійне виробництво 16-ти нмфлеш-пам’ятіNAND,[25]та Samsung Electronics розпочали виробництво багаторівневоїфлеш-пам’ятіNAND на 10 нм.[27]

У 2017 році TSMC розпочав виробництво пам'ятіSRAMза допомогою 7 нм процесу.[28]

Дивись також

[ред.|ред. код]

Джерела

[ред.|ред. код]
  1. ↑What is Finfet?.Computer Hope.26 квітня 2017. Архіворигіналуза 4 липня 2019.Процитовано 4 липня 2019.
  2. ↑1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated.The Silicon Engine.Computer History Museum.Архіворигіналуза 27 жовтня 2019.Процитовано 25 вересня 2019.
  3. ↑Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E.; Tsutsumi, Toshiyuki (23 лютого 2003).Primary Consideration on Compact Modeling of DG MOSFETs with Four-terminal Operation Mode(PDF).TechConnect Briefs.2(2003): 330—333. Архіворигіналу(PDF)за 26 вересня 2019.Процитовано 27 грудня 2019.
  4. ↑абColinge, J.P. (2008).FinFETs and Other Multi-Gate Transistors.Springer Science & Business Media. с. 11 & 39.ISBN9780387717517.Архіворигіналуза 9 квітня 2020.Процитовано 27 грудня 2019.
  5. ↑Sekigawa, Toshihiro; Hayashi, Yutaka (August 1984). Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate.Solid-State Electronics.27(8): 827—828.doi:10.1016/0038-1101(84)90036-4.ISSN0038-1101.
  6. ↑Hisamoto, Digh; Kaga, Toru; Kawamoto, Yoshifumi; Takeda, Eiji (December 1989). A fully depleted lean-channel transistor (DELTA)-a novel vertical ultra thin SOI MOSFET.International Technical Digest on Electron Devices Meeting:833—836.doi:10.1109/IEDM.1989.74182.
  7. ↑IEEE Andrew S. Grove Award Recipients.IEEE Andrew S. Grove Award.Institute of Electrical and Electronics Engineers.Архіворигіналуза 4 липня 2019.Процитовано 4 липня 2019.
  8. ↑Leobandung, Effendi; Chou, Stephen Y. (1996). Reduction of short channel effects in SOI MOSFETs with 35 nm channel width and 70 nm channel length.1996 54th Annual Device Research Conference Digest:110—111.doi:10.1109/DRC.1996.546334.ISBN0-7803-3358-6.
  9. ↑Leobandung, Effendi (June 1996).Nanoscale MOSFETs and single charge transistors on SOI.Minneapolis, MN: U of Minnesota, Ph.D. Thesis. с. 72.
  10. ↑The Breakthrough Advantage for FPGAs with Tri-Gate Technology(PDF).Intel.2014. Архіворигіналу(PDF)за 17 жовтня 2019.Процитовано 4 липня 2019.
  11. ↑абTsu‐Jae King, Liu(11 червня 2012).FinFET: History, Fundamentals and Future.University of California, Berkeley.Symposium on VLSI Technology Short Course. Архіворигіналуза 28 May 2016.Процитовано 9 липня 2019.
  12. ↑Hisamoto, Digh; Hu, Chenming; Liu, Tsu-Jae King; Bokor, Jeffrey; Lee, Wen-Chin; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki; Asano, Kazuya (December 1998). A folded-channel MOSFET for deep-sub-tenth micron era.International Electron Devices Meeting 1998. Technical Digest (Cat. No.98CH36217):1032—1034.doi:10.1109/IEDM.1998.746531.ISBN0-7803-4774-9.
  13. ↑Hisamoto, Digh; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki (December 1999).Sub 50-nm FinFET: PMOS(PDF).International Electron Devices Meeting 1999. Technical Digest (Cat. No.99CH36318):67—70.doi:10.1109/IEDM.1999.823848.ISBN0-7803-5410-9.Архіворигіналу(PDF)за 6 червня 2010.Процитовано 27 грудня 2019.
  14. ↑Hu, Chenming; Choi, Yang‐Kyu; Lindert, N.; Xuan, P.; Tang, S.; Ha, D.; Anderson, E.; Bokor, J.; Tsu-Jae King, Liu (December 2001). Sub-20 nm CMOS FinFET technologies.International Electron Devices Meeting. Technical Digest (Cat. No.01CH37224):19.1.1–19.1.4.doi:10.1109/IEDM.2001.979526.ISBN0-7803-7050-3.
  15. ↑Ahmed, Shibly; Bell, Scott; Tabery, Cyrus; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Tsu-Jae King; Yu, Bin; Chang, Leland (December 2002).FinFET scaling to 10 nm gate length(PDF).Digest. International Electron Devices Meeting:251—254.doi:10.1109/IEDM.2002.1175825.ISBN0-7803-7462-2.Архіворигіналу(PDF)за 27 травня 2020.Процитовано 27 грудня 2019.
  16. ↑Hisamoto, Digh;Hu, Chenming;Bokor, J.; King, Tsu-Jae; Anderson, E. та ін. (December 2000). FinFET-a self-aligned double-gate MOSFET scalable to 20 nm.IEEE Transactions on Electron Devices.47(12): 2320—2325.Bibcode:2000ITED...47.2320H.CiteSeerX10.1.1.211.204.doi:10.1109/16.887014.
  17. ↑Hisamoto, Digh;Hu, Chenming;Huang, Xuejue; Lee, Wen-Chin; Kuo, Charles та ін. (May 2001).Sub-50 nm P-channel FinFET(PDF).IEEE Transactions on Electron Devices.48(5): 880—886.Bibcode:2001ITED...48..880H.doi:10.1109/16.918235.Архіворигіналу(PDF)за 14 серпня 2017.Процитовано 27 грудня 2019.
  18. ↑Still Room at the Bottom.(nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology ),Nanoparticle News,1 квітня 2006, архіворигіналуза 6 November 2012,процитовано 6 липня 2019
  19. ↑Lee, Hyunjin та ін. (2006), Sub-5nm All-Around Gate FinFET for Ultimate Scaling,Symposium on VLSI Technology, 2006:58—59,doi:10.1109/VLSIT.2006.1705215,ISBN978-1-4244-0005-8
  20. ↑Rostami, M.; Mohanram, K. (2011).IEEE Xplore Abstract - Dual- Independent-Gate FinFETs for Low Power Logic Circuits(PDF).IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems.30(3): 337—349.doi:10.1109/TCAD.2010.2097310.
  21. ↑Bohr, Mark; Mistry, Kaizad (May 2011).Intel's Revolutionary 22 nm Transistor Technology(PDF).intel.com.Архіворигіналу(PDF)за 1 вересня 2012.Процитовано 18 квітня 2018.
  22. ↑Grabham, Dan (6 травня 2011).Intel's Tri-Gate transistors: everything you need to know.TechRadar.Архіворигіналуза 19 квітня 2018.Процитовано 19 квітня 2018.
  23. ↑ Bohr, Mark T.; Young, Ian A. (2017). CMOS Scaling Trends and Beyond.IEEE Micro.37(6): 20—29.doi:10.1109/MM.2017.4241347.The next major transistor innovation was the introduction of FinFET (tri-gate) transistors on Intel’s 22-nm technology in 2011.
  24. ↑Intel 22nm 3-D Tri-Gate Transistor Technology.Архіворигіналуза 6 листопада 2011.Процитовано 27 грудня 2019.
  25. ↑абHistory: 2010s.SK Hynix.Архіворигіналуза 17 травня 2021.Процитовано 8 липня 2019.
  26. ↑16/12nm Technology.TSMC.Архіворигіналуза 10 липня 2019.Процитовано 30 червня 2019.
  27. ↑абSamsung Mass Producing 128Gb 3-bit MLC NAND Flash.Tom's Hardware.11 квітня 2013. Архіворигіналуза 21 червня 2019.Процитовано 21 червня 2019.
  28. ↑аб7nm Technology.TSMC.Архіворигіналуза 9 червня 2019.Процитовано 30 червня 2019.
  29. ↑Shilov, Anton.Samsung Completes Development of 5nm EUV Process Technology.www.anandtech.com.Архіворигіналуза 20 квітня 2019.Процитовано 31 травня 2019.
  30. ↑Armasu, Lucian (11 січня 2019),Samsung Plans Mass Production of 3nm GAAFET Chips in 2021,www.tomshardware.com
Отримано зhttps://uk.wikipedia.org/wiki/FinFET