Блок генерації адреси
Блок генерації адреси (БГА),іноді також називаютьадресним блоком обчислення (АБО)[1]— цефункціональний блокцентрального процесора,який обчислюєадреси,що використовуються процесором для доступу доосновної пам'яті.При наявності окремих схем що розраховують адреси, які працюють паралельно з рештою процесора, кількість циклів процесора, необхідних для виконаннямашинних командможна зменшити, в результаті чого істотно підвищити продуктивність.[2][3]
Можливості в БГА залежать від конкретного процесора і йогоархітектури.Таким чином, деякі БГА реалізують та надають більше операцій з обчислення адрес, в той час як інші мають більш просунуті спеціалізовані інструкції, що можуть працювати одночасно з кількомаоперандами[2][3]. Крім того, деякі процесорні архітектури містять множинні БГА, де одночасно може виконуватися більше ніж одна адресна операція — це дає подальше збільшення продуктивності завдяки суперскалярній природі нових моделей процесорів. Наприклад, мікроархітектуриIntelSandy BridgeіHaswellмістять кілька БГА, які збільшують пропускну спроможність підсистеми пам'яті процесора, дозволяючи декілька інструкцій доступу до пам'яті, які будуть виконані паралельно.[4][5][6]
- Арифметико-логічний пристрій— цифрова схема, яка виконує арифметичні і логічні операції бітових операцій над цілими двійковими числами
- Bulldozer (мікроархітектура)[en]— ще один процесор з мікроархітектурою, що включає в себе кілька БГА, розроблених AMD
- Перейменування регістрів— метод, який повторно використовує регістри процесора і дозволяє уникнути непотрібних серіалізаций програмних операцій
- Reservation station[en]— це функція процесора, що дозволяє результати різних операцій використовувати в обхід регістрів процесора
- ↑Cornelis Van Berkel; Patrick Meuwissen (2006-01-12.mdy.2024).Address generation unit for a processor (US 2006010255 A1 patent application).google.Архіворигіналуза 18 квітня 2016.Процитовано2014-12-08.mdy.2024.
- ↑абChapter 4: Address Generation Unit (DSP56300 Family Manual)(PDF).ecee.colorado.edu.1999-09-16.mdy.2024.Архіворигіналу(PDF)за 29 березня 2018.Процитовано2014-12-08.mdy.2024.
- ↑абDarek Mihocka (2000-12-27.mdy.2024).Pentium 4: Round 1 Intel blows the lead.emulators.Архіворигіналуза 11 лютого 2020.Процитовано2014-12-08.mdy.2024.
- ↑David Kanter (2010-09-25.mdy.2024).Intel’s Sandy Bridge Microarchitecture: Memory Subsystem.realworldtech.Архіворигіналуза 26 травня 2020.Процитовано2014-12-08.mdy.2024.
- ↑David Kanter (2012-11-13.mdy.2024).Intel’s Haswell CPU Microarchitecture: Haswell Memory Hierarchy.realworldtech.Архіворигіналуза 26 травня 2020.Процитовано2014-12-08.mdy.2024.
- ↑Per Hammarlund (August 2013).Fourth-Generation Intel Core Processor, codenamed Haswell(PDF).hotchips.org.с. 25. Архіворигіналу(PDF)за 5 липня 2016.Процитовано2014-12-08.mdy.2024.
- Блок генерації адрес у сім'ї Motorola DSP56K[Архівовано4 березня 2016 уWayback Machine.],Червень 2003, Motorola
- Новий підхід до дизайну AGU в процесорі DSP[Архівовано3 березня 2016 уWayback Machine.],Листопад 2011, Kabiraj Sethi та Rutuparna Panda
- Блок генерації адреси у додатках DSP[Архівовано3 березня 2016 уWayback Machine.],Вересень 2013, Andreas Ehliar
- Комп'ютерні науки з азів, Частина 3. Архітектура комп'ютера[Архівовано6 лютого 2016 уWayback Machine.],Вересень 2013, Ian Wienand