RISC-V
![本页使用了标题或全文手工转换](https://upload.wikimedia.org/wikipedia/commons/thumb/c/cd/Zh_conversion_icon_m.svg/35px-Zh_conversion_icon_m.svg.png)
![]() | Bổn điều mục tồn tại dĩ hạ vấn đề,Thỉnh hiệp trợCải thiện bổn điều mụcHoặc tạiThảo luận hiệtChâm đối nghị đề phát biểu khán pháp.
|
Thử điều mục mục tiền chính y chiếuen:RISC-VThượng đích nội dung tiến hànhPhiên dịch.(2018 niên 12 nguyệt 19 nhật) |
![]() | |
Thôi xuất niên phân | 2010 niên |
---|---|
Thiết kế công tư | Gia châu đại học bách khắc lai phân giáo |
Tối tân giá cấu bản bổn |
|
Thị phủ khai phóng giá cấu? | Thị |
Thể hệ kết cấu loại hình | Tái nhập - trữ tồn giá cấu |
Tự trường / tạm tồn khí tư liêu khoan độ | 32,64,128 |
Vị nguyên tổ tự | Tiểu đoan tự |
Chỉ lệnh biên mã trường độ | Bất định trường độ |
Chỉ lệnh tập giá cấu thiết kế sách lược | RISC |
Khoách triển chỉ lệnh tập | M, A, F, D, Q, C, P |
Phân chi dự trắc kết cấu | Bỉ giác hòa phân chi |
Thông dụng tạm tồn khí | 16, 32 ( bao quát nhất cá thủy chung vi linh đích ký tồn khí ) |
Phù điểm ký tồn khí | 32 ( khả tuyển; khoan độ thủ quyết vu tuyển dụng đích khoách triển chỉ lệnh tập, khả vi 32, 64, 128 vị nguyên ) |
![](https://upload.wikimedia.org/wikipedia/commons/thumb/7/7a/Yunsup_Lee_holding_RISC_V_prototype_chip.jpg/220px-Yunsup_Lee_holding_RISC_V_prototype_chip.jpg)
RISC-V( anh ngữ phát âm vi “risk-five” ) thị nhất cá cơ vuTinh giản chỉ lệnh tập( RISC ) nguyên tắc đíchKhai nguyênChỉ lệnh tập giá cấu( ISA ), giản dịch giải thích vi dữKhai nguyên nhuyễn thểVận động tương đối ứng đích nhất chủng “Khai nguyên ngạnh thể”.Cai hạng mục vu 2010 niên tạiGia châu đại học bách khắc lai phân giáoKhải động, đãn hứa đa cống hiến giả thị cai đại học dĩ ngoại đích chí nguyện giả hòa hành nghiệp công tác giả.
Dữ đại đa sổ chỉ lệnh tập tương bỉ, RISC-VChỉ lệnh tậpKhả dĩ tự do địa dụng vu nhậm hà mục đích, duẫn hứa nhậm hà nhânThiết kế,Chế tạo hòa tiêu thụ RISC-VTâm phiếnHòaNhuyễn kiệnNhi bất tất chi phó cấp nhậm hà công tưChuyên lợiPhí. Tuy nhiên giá bất thị đệ nhất cá khai nguyên chỉ lệnh tập[1],Đãn tha cụ hữu trọng yếu ý nghĩa, nhân vi kỳ thiết kế sử kỳ thích dụng vu hiện đại kế toán thiết bị ( như thương khố quy môVân kế toán cơ,Cao đoanDi động điện thoạiHòa vi tiểuKhảm nhập thức hệ thống). Thiết kế giả khảo lự đáo liễu giá ta dụng đồ trung đích tính năng dữ công suất hiệu suất. Cai chỉ lệnh tập hoàn cụ hữu chúng đa chi trì đích nhuyễn kiện, giá giải quyết liễu tân chỉ lệnh tập thông thường đích nhược điểm.[2]
RISC-V chỉ lệnh tập đích thiết kế khảo lự liễu tiểu hình, khoái tốc, đê công háo đích hiện thật tình huống lai thật tố, đãn tịnh một hữu đối đặc định đíchVi giá cấuTố quá độ đích thiết kế.[3][4]
Tiệt chí 2021 niên 12 nguyệt, RISC-V công tác tiểu tổ dĩ kinh phê chuẩn liễu bản bổn 20191213 đích phi đặc quyền chỉ lệnh tập ( Unprivileged ISA, tằng kinh xưng vi dụng hộ cấp chỉ lệnh tập User-Level ISA ), dĩ cập bản bổn 20211203 đích đặc quyền chỉ lệnh tập ( Privileged ISA ).
Ý nghĩa
[Biên tập]RISC-V đích tác giả môn chỉ tại đề cung sổ chủng khả dĩ tạiBSD hứa khả chứngChi hạ tự do sử dụng đích CPU thiết kế. Cai hứa khả chứng duẫn hứa tượng thị RISC-V tâm phiến thiết kế đẳng diễn sinh tác phẩm khả dĩ tượng RISC-V bổn thân nhất dạng thị công khai thả tự do phát hành, dã khả dĩ thị bế nguyên hoặc giả thị chuyên hữu tài sản.
Tương bỉ nhi ngôn,ARM khống cổHòaMIPS khoa kỹĐẳng thương nghiệp tâm phiến cung ứng thương hội đối sử dụng kỳChuyên lợiGiả thu thủ cao ngạch đích hứa khả phí dụng.[5]Tha môn dã yếu cầu tại tiếp thu kỳ miêu thuật thiết kế ưu điểm đích văn kiện hòa chỉ lệnh tập tiền, hoàn nhu yếu thiêm thự bảo mật hiệp nghị. Hứa đa thiết kế ưu điểm vi hoàn toàn chuyên hữu, tòng lai bất hội phi lộ cấp khách hộ. Giá chủng bảo mật chế độ trở ngại liễu công cộng giáo dục dụng đồ hòa an toàn thẩm hạch, dĩ cập khai phát công cộng, đê thành bổn đíchTự do cập khai phóng nguyên đại mã nhuyễn kiệnBiên dịch khíHòaThao tác hệ thống.[ lai nguyên thỉnh cầu ]
Xử lý khí thiết kếNhu yếu đa chủng chuyên nghiệp đích thiết kế tri thức, bao quát điện tử la tập, biên dịch khí hòa thao tác hệ thống, giá chủng tư nguyên ngận nan tại chuyên nghiệp công trình đoàn đội chi ngoại kiến đáo. Sở dĩ hiện đại thả cao chất lượng đích thông dụng kế toán cơ chỉ lệnh tập cận niên lai trừ liễu học thuật hoàn cảnh dĩ ngoại tịnh một hữu tại nhậm hà địa phương bị quảng phiếm sử dụng, thậm chí một hữu bị xiển thuật. Chính nhân như thử, hứa đa RISC-V cống hiến giả tương thử thị vi chỉnh cá xã quần phó xuất đích thành quả, nhi giá dã thị RISC-V hữu ngận đa công trình thượng đích ứng dụng đích nhất hạng nguyên nhân.
RISC-V đích tác giả môn hoàn hữu đại lượng nghiên cứu hòa sử dụng giả kinh nghiệm lai nghiệm chứng tha môn tại khuê phiến hòa phảng chân trung đích thiết kế. RISC-V chỉ lệnh tập thị tòng nhất hệ liệt đích học thuật kế toán cơ thiết kế hạng mục trực tiếp phát triển nhi lai đích. Tha nhất khai thủy đích mục đích hữu nhất bộ phân thị vi liễu bang trợ giá ta hạng mục.
Lịch sử
[Biên tập]Tiền thân
[Biên tập]RISCĐích lịch sử khả truy tố đáo 1980 niên tả hữu.[6]Tại thử chi tiền, nhân môn giác đắc giản đan đích kế toán cơ khả năng hội hữu dụng, đãn thị một hữu ngận đa nhân khứ xiển thuật kỳ thiết kế nguyên tắc. Giá chủng giản đan nhi hữu hiệu đích kế toán cơ nhất trực đô thị học thuật giới đích hưng thú.
Học thuật giới đích học giả môn vi liễu xuất bản đệ nhất bản đích 《 kế toán cơ thể hệ kết cấu: Lượng hóa nghiên cứu phương pháp 》 (Computer Architecture: A Quantitative Approach)ISBN 978-1558600690,Sở dĩ ô 1990 niên đính lập liễu RISC chỉ lệnh tậpDLX.Đại vệ · mạt đặc sâm( David Patterson ) thị kỳ trung nhất vị tác giả, hậu lai hiệp trợ RISC-V đích khai phát. Đãn thị DLX chỉ dụng ô giáo dục dụng đồ, học thuật giới hòa nghiệp dư ái hảo giả sử dụngFPGALai thật tố tha, đãn tịnh một hữu thủ đắc thương nghiệp vận dụng.
Bản bổn 2 cập canh tảo bản bổn đíchARMCPU cụ hữu công cộng vực chỉ lệnh tập, tịnh thả nhưng hữuGCCĐích chi trì. Cai chỉ lệnh tập hữu tam cá khai nguyên nội hạch, đãn tòng vị bị chế tạo.
OpenRISCThị nhất khoản cơ ô DLX đích khai nguyên chỉ lệnh tập, tịnh thả cụ hữu tương quan đích RISC thiết kế. OpenRISC hoàn toàn chi trìGCCTịnh thả hữu thật tố tạiLinuxThượng, đãn thị tha ngận thiếu hữuThương nghiệpThượng đích thật tố.
RISC-V cơ kim hội cập RISC-V quốc tế
[Biên tập]Gia châu bách khắc lai phân giáo đíchKrste Asanović giáo thụPhát hiện khai phóng nguyên thủy mã đích điện não hệ thống hữu ngận đa dụng đồ. Tại 2010 niên tha quyết định dụng tam cá nguyệt đích thời gian lai khai phát tịnh phát biểu nhất cá khai phóng nguyên thủy mã đích điện não hệ thống. Giá cá kế họa thị dụng lai bang trợ bao quát học thuật dĩ cập công nghiệp đích sử dụng giả. Bách khắc lai phân giáo đíchĐại vệ · mạt đặc sâmGiáo thụ dã tham gia liễu giá cá kế họa. Mạt đặc sâm dã thị nguyên lai bá khắc lợi phân giáo RISC đích thiết kế giả, RISC-V chỉ thị tha chúng đa RISCCPUNghiên cứu kế họa đích nhất cá .RISC-V kế họa tảo kỳ nhất ta kinh phí lai tựDARPA.
Hữu tham dữ chi việnRISC-V cơ kim hộiĐích công tư dĩ cập cơ cấu bao quát liễuSiêu vi bán đạo thể,Tinh tâm khoa kỹ,Anh quốc hàng thái hệ thống,Gia châu đại học bá khắc lợi phân giáo,Bluespec,Cortus,Google,GreenWaves Technology,Tuệ dữ khoa kỹ,Hoa vi,IBM,Imperas Software,Trung quốc khoa học viện,Bắc kinh thanh hoa đại học,Ấn độ lý công học viện,Lai địch tư bán đạo thể, mại luân khoa kỹ, mỹ cao sâm mỹ,Mỹ quang khoa kỹ,Huy đạt,Ân trí phổ bán đạo thể,Giáp cốt văn công tư,Cao thông,Rambus,Uy đằng điện tử,SiFive,A lí ba ba tập đoàn,Hồng mạo công tư,Thành vi tư bổn[7].
2019 niên 6 nguyệt, đồ linh tưởng đắc chủ, RISC-V cơ kim hội sang thủy nhân chi nhấtĐại vệ · mạt đặc sâm( David Patterson ) tại thụy sĩ tuyên bố, tương y thácThanh hoa - bá khắc lợi thâm quyến học viện( TBSI ), tại nội bộ kiến thiết RISC-V quốc tế khai nguyên thật nghiệm thất ( RISC-V International Open Source Laboratory ), hựu xưng đại vệ mạt đặc sâm RIOS đồ linh thật nghiệm thất.Thanh hoa đại họcXưng thật nghiệm thất tương miểu chuẩn thế giới CPU sản nghiệp chiến lược phát triển tân phương hướng hòaViệt cảng úc đại loan khuSản nghiệp sang tân nhu cầu,[2]Tụ tiêu vu khai nguyên chỉ lệnh tập CPU nghiên cứu, kiến thiết dĩThâm quyếnVi căn tiết điểm đích RISC-V toàn cầu sang tân võng lạc hòa dĩ kỹ thuật thành quả chuyển di vi chủ yếu sử mệnh đích phi doanh lợi tổ chức, toàn diện đề thăng RISC-V sinh thái hệ chí tối tiên tiến khả thương dụng thủy bình. Dự phán giới thời tương diện đối quốc tế đại hán pháp luật tằng diện phát khởi thiêu chiến vấn đề thượng, bá khắc lợi gia châu đại học hòa thanh hoa đại học đíchPháp học việnTương dữ chi kiến lập liên hệ.[2]
2020 niên 3 nguyệt, RISC-V cơ kim hội vi quy tịMỹ quốc đối trung quốc đích mậu dịch hạn chếNhi tương tổng bộ bàn thiên chíThụy sĩ[8],Tịnh canh danh vi RISC-V quốc tế ( anh ngữ:RISC-V International), dĩ phi doanh lợi thương nghiệp hiệp hội đích thân phân tại thụy sĩ chú sách[9].
Tưởng hạng
[Biên tập]- 2017:The Linley Group's Analyst's Choice Award for Best Technology(Hiệt diện tồn đương bị phân,Tồn vuHỗ liên võng đương án quán) ( đối kỳ chỉ lệnh tập )
![](https://upload.wikimedia.org/wikipedia/commons/thumb/8/8e/IGLOO2-Pre-Programmed-RISC-V-Development-Board.jpg/220px-IGLOO2-Pre-Programmed-RISC-V-Development-Board.jpg)
Kích lệ yếu cầu
[Biên tập]RISC thiết kế giả môn nhận vi chỉ lệnh tập nhân vi vị ô ngạnh thể hòa nhuyễn thể chi gian, sở dĩ thị điện não chủ yếu đích câu thông kiều lương, nhân thử như quả hữu nhất cá thiết kế lương hảo đích chỉ lệnh tập thị khai nguyên nhi thả khả dĩ bị nhậm hà nhân sử dụng đích, tựu khả dĩ nhượng canh đa đích tư nguyên năng cú trọng phục lợi dụng, nhi đại đại đích giảm thiếu nhuyễn thể đích thành bổn. Nhi giá dạng đích chỉ lệnh tập dã hội tăng gia ngạnh thể cung ứng thương thị tràng đích cạnh tranh lực, nhân vi ngạnh thể cung ứng thương môn khả dĩ na dụng canh đa tư nguyên lai tiến hành thiết kế, giảm thiếu xử lý nhuyễn thể chi viện đích sự vụ.[10]
Thiết kế giả thanh xưng tại chỉ lệnh tập thiết kế lĩnh vực lí, tân đích thiết kế chuẩn tắc tiệm tiệm biến đắc hãn kiến, nhi cận tứ thập niên trung, đại đa sổ thành công đích thiết kế biến đắc việt lai việt tương tự. Chí ô na ta thất bại đích chỉ lệnh tập, đại đa sổ thị nhân vi tha môn đích tán trợ thương trám bất liễu tiền, nhi bất thị nhân vi kỳ chỉ lệnh tập tại kỹ thuật thượng hữu đa soa. Sở dĩ, nhất cá tại thành thục đích thiết kế chuẩn tắc chi hạ khai phát thả thiết kế lương hảo đích khai nguyên chỉ lệnh tập tưởng tất năng hấp dẫn hứa đa cung ứng thương trường kỳ đích chi viện.[10]
Hứa đa tiên tiền đích khai nguyên chỉ lệnh tập giá cấu sử dụngGNU thông dụng công cộng thụ quyền điều khoảnLai cổ lệ sử dụng giả môn duẫn hứa tha môn đích thật tác phương pháp bị kỳ tha nhân phục chế hoặc thị sử dụng.
Thiết kế giả môn biểu kỳ, RISC-V chỉ lệnh tập thị cấp thật tế thượng đích điện não sử dụng đích, tha bất tượng kỳ tha học thuật thượng đích chỉ lệnh tập thiết kế, chỉ hữu vi liễu bỉ giác hảo xiển thuật lý niệm nhi tố tối giai hóa. Nhi RISC-V chỉ lệnh tập hữu nhất ta công năng thị khả dĩ tăng gia điện não tốc độ hựu khả dĩ giảm thiếu thành bổn hòa điện nguyên sử dụng. Giá ta đặc sắc bao hàm,Load/store giá cấu,Tại CPU lí diện đích vị nguyên biểu kỳ phương pháp lai giản hóaSổ cư đa công khí( MUX ), dĩ tiêu chuẩn vi cơ sở lai giản hóa đích phù điểm sổ, giá cấu trung lập đích thiết kế hòa bảTối cao hữu hiệu vị( Most significant bit, MSB ) phóng đáo cố định vị trí lai gia tốcPhù hào khoách sung( Sign extension ). Nhi sign extension thường thường tựu thịTĩnh thái thời tự phân tíchLí diện đích quan kiện lộ kính ( Critical timing path )[11].
RISC-V chỉ lệnh tập thị thiết kế lai cấp các thức các dạng đích dụng đồ sử dụng đích, nhi tha chi viện tam cá bất đồng đíchTự tổĐại tiểu, phân biệt thị 32 vị nguyên, 64 vị nguyên, 128 vị nguyên dĩ cập dữ giá tam chủng tự tổ đại tiểu hữu quan đích các thức các dạng đích chỉ lệnh tử tập. Nhi giá ta chỉ lệnh tử tập đích định nghĩa hội án chiếu na tam cá tự tổ đại tiểu lai tố ta vi đích cải động. Thấu quá giá ta chỉ lệnh tử tập đích hướng lượng xử lý khí dữ tư liêu trung tâm đẳng cấp đích cơ quỹ thức bình hành điện não /Bình hành vận toánLai bang trợKhảm nhập thức hệ thống,Cá nhân điện nãoHòaSiêu cấp điện não.
Cai chỉ lệnh tập thải thủ bất cố định đích biên mã trường độ nhi thả hoàn khả dĩ tái khoách sung, nhân thử tại vị lai, hoàn khả dĩ nhất trực gia nhập canh đa vị nguyên đích biên mã phương thức. Cai chỉ lệnh tập hữu đặc biệt lưu không gian cấp 128 vị nguyên đích diên thân bản bổn, nhân vi 60 niên đích sản nghiệp giới kinh nghiệm hiển kỳ tại chỉ lệnh tập thiết kế lĩnh vực lí, tối vô pháp phục nguyên đích thác ngộ tựu thị khuyết thiếu ký ức thể định chỉ không gian. Tiệt chí 2016 niên, 128 vị nguyên đích chỉ lệnh tập nhưng nhiên khắc ý địa duy trì tại “VịĐống kết”Đích trạng thái, giá thị nhân vi đáo hiện tại vi chỉ, nhân môn ngận thiếu hữu thật tế thượng thao tác giá ma đại ký ức thể đích hệ thống đích kinh nghiệm.[11]
Nhiên nhi, RISC-V dã khả dĩ nã lai tố học thuật thượng đích sử dụng. Tha ủng hữu giản hóa đích chỉnh sổ chỉ lệnh tử tập duẫn hứa học sinh nã lai tố cơ bổn đích luyện tập, nhi chỉnh sổ chỉ lệnh tử tập tựu thị nhất cá giản đan đích chỉ lệnh tập giá cấu ( ISA ) nhượng nhuyễn thể khả dĩ khống chế nghiên cứu thượng đích cơ khí. Nhi bất định trường độ đích chỉ lệnh tập giá cấu dã duẫn hứa khoách sung công năng lai mãn túc nghiên cứu hoặc thị học sinh luyện tập thượng đích nhu cầu.[11]Phân cát xuất lai đích đặc quyền chỉ lệnh tập khả dĩ chi viện tại bất trọng tân thiết kế biên dịch khí đích tình huống hạ, tiến hành tác nghiệp hệ thống phương diện đích nghiên cứu.[12]RISC-V đích khai phóng đích trí tuệ tài sản quyền duẫn hứa tương quan đích thiết kế bị phát bố, sử dụng hòa tu cải.[11]
Nhuyễn kiện
[Biên tập]Nhất cá tân đích CPUChỉ lệnh tậpThông thường đích vấn đề thị khuyết thiếu CPU đích ngạnh thể thiết kế cân nhuyễn thể đích chi viện. Tại RISC-V đích võng trạm hữu nhất cá user mode chỉ lệnh tập đích quy cách, hoàn hữu nhất cá dụng lai chi việnTác nghiệp hệ thốngMô thức đích ưu tiên chỉ lệnh tập đích sơ bộ quy cách.
Thị diện thượng dĩ kinh hữu hảo kỉ cá sử dụng RISC-V khai nguyên giá cấu đích CPU thiết kế khả dĩ cung tham khảo, bao quát 64-bit Berkeley Out of Order Machine ( BOOM )[13],64-bit Rocket[14],Bách khắc lai thiết kế đích ngũ cá 32-bit Sodor CPU[3],Clifford Wolf đích picorv32, Syntacore đích scr1, tô lê thế liên bang lý công học viện / ba long nạp đại học đích PULPino ( Riscy and Zero-Riscy )[15],Dĩ cập ngận đa kỳ tha đích thiết kế. Sử dụng tam tằng chỉ lệnh phân đoạn đích Sodor CPU thị nhất cá thích hợpKhảm nhập thứcThiết kế đích tiểu hình CPU. Rocket khả năng thích dụng tại tiểu hình đê công háo đíchCá nhân điện nãoHoặc kỳ tha cá nhân trang trí. BOOM sử dụng liễu đại bộ phân Rocket đích giá cấu, đãn thị công năng canh gia cường đại, thích hợp cá nhân điện não, tý phục khí hoặc siêu cấp điện não. picorv cân scr1 đô thị sử dụng Verilog thiết kế đích 32 vị nguyên MCU đẳng cấp đích RV32IMC. PULPino đích hạch tâm sử dụng liễu nhất cá thích hợp vi khống chế khí đích giản đan đích RV32IMC ISA giá cấu (Zero-Riscy), dĩ cập lánh ngoại nhất cá canh cường đại đích DSP bản bổn RV32IMFC ISA khả dĩ chi viện nhất ta khảm nhập thức tín hào xử lý đích đặc biệt DSP chỉ lệnh tập.
Thiết kế nhuyễn thể bao quát liễu nhất cá thiết kế biên dịch khíChisel,Tha khả bả thiết kế biên dịch thànhVerilogĐại mã. Võng trạm thượng hoàn hữu trắc thí dụng đích tham khảo tư liêu khả dĩ dụng lai nghiệm chứng thiết kế đích chính xác tính.
RISC-V mục tiền đề cung đích nhuyễn thể hữuGNU Compiler Collection( GCC ) toolchain ( cụ hữu trinh thác khíGDB), nhất sáoLLVMtoolchain,OVPsimMô nghĩ khí ( dĩ cập RISC-V khoái tốc xử lý khí mô thức đích nhuyễn thể tham khảo khố ), Spike mô nghĩ khí, dĩ cập nhất sáo tạiQEMUThượng vận hành đích mô nghĩ khí.
Tác nghiệp hệ thống đích chi viện bao quátLinuxHạch tâm,FreeBSD,Dĩ cậpNetBSD,Đãn thị giam đốc mô thức đích chỉ lệnh trực đáo bản bổn 1.11 đích đặc quyền chỉ lệnh tập tài bị tiêu chuẩn hóa[12],Sở dĩ giá phương diện đích chi viện hoàn bất thị chính thức đích. Hữu nhất cá tảo kỳ đích RISC-V đích FreeBSD tác nghiệp hệ thống dĩ kinh tại 2016 niên 2 nguyệt thượng truyện đáo khai phóng nguyên thủy mã xã quần, nhi thả bao hàm tại FreeBSD 11.0[16][17].Debian[18]CânFedora[19]Đích bản bổn dã hữu nhân tại di thực, tịnh thả tại trục tiệm ổn định trung. Dĩ kinh hữu nhân tố liễu nhất cáDas U-BootĐích di thực bản bổn.[20]UEFI Spec v2.7 định nghĩa liễu RISC-V UFEI đích quy cách, nhi thảTuệ dữ khoa kỹCông tư đích công trình sư dĩ kinh tố hảo nhất cáTianoCoreĐích di thực bản bổn, tịnh thả tương hội thượng truyện đáo khai phóng nguyên thủy mã xã quần. Dĩ kinh hữu nhân tố hảo liễu nhất cáL4 microkernel familyĐích di thực[21].Hoàn hữu nhất cá tại võng hiệt thượng dụngJavaScriptTả đích RISC-V Linux hệ thống mô nghĩ khí[22].
Thiết kế
[Biên tập]Chỉ lệnh tử tập
[Biên tập]RISC-V chỉ lệnh sử dụngMô khối hóa thiết kế,Bao quát kỉ cá khả dĩ hỗ tương thế hoán đích cơ bổn chỉ lệnh tập, dĩ cập ngạch ngoại khả dĩ tuyển trạch đích khoách sung chỉ lệnh tập. Sở hữu cơ bổn cân khoách sung đích chỉ lệnh tập đô thị do khoa kỹ sản nghiệp, nghiên cứu cơ cấu cân học thuật giới hợp tác khai phát đích. Cơ bổn chỉ lệnh tập quy phạm liễu chỉ lệnh cân tha môn đích biên mã, khống chế lưu trình, tạm tồn khí sổ mục ( dĩ cập tha môn đích trường độ ), ký ức thể cân định chỉ phương thức, la tập ( chỉnh sổ ) vận toán dĩ cập kỳ tha. Chỉ yếu hữu nhuyễn thể dĩ cập nhất cá thông dụng đích biên dịch khí đích chi viện, chỉ dụng cơ bổn chỉ lệnh tập tựu khả dĩ chế tác nhất cá giản đan đích thông dụng hình đích điện não.
Tiêu chuẩn đích khoách sung chỉ lệnh tập khả dĩ đáp phối sở hữu đích cơ bổn chỉ lệnh tập dĩ cập kỳ tha khoách sung chỉ lệnh tập, nhi bất hội phát sinh trùng đột.
Ngận đa RISC-V điện não khả năng sử dụng tinh giản khoách sung chỉ lệnh tập lai hàng đê điện lực tiêu háo, trình thức đích đại tiểu dĩ cập ký ức thể đích sử dụng. Vị lai dã hữu kế họa chi việnhypervisorHòaHư nghĩ hóa.[12]
Chỉ yếu tái gia thượng nhất cá giam đốc chỉ lệnh tập (S) đích khoách sung, dĩ cập dĩ hạ RVGC chỉ lệnh tập, tựu hữu túc cú đích chỉ lệnh khả dĩ chi viện nhất cáUnix-styleTác nghiệp hệ thống.
Chỉ lệnh tập danh xưng | Miêu thuật | Bản bổn | Trạng thái[a] |
---|---|---|---|
Cơ bổn chỉ lệnh tập | |||
RVWMO | RISC-V nhược nội tồn mô hình | 2.0 | Dĩ phê chuẩn |
RV32I | Cơ bổn chỉnh sổ chỉ lệnh tập, 32 vị nguyên | 2.1 | Dĩ phê chuẩn |
RV32E | Cơ bổn chỉnh sổ chỉ lệnh tập ( khảm nhập thức hệ thống ), 32 vị nguyên, 16 cá tạm tồn khí | 2.0 | Dĩ phê chuẩn |
RV64I | Cơ bổn chỉnh sổ chỉ lệnh tập, 64 vị nguyên | 2.1 | Dĩ phê chuẩn |
RV64E | Cơ bổn chỉnh sổ chỉ lệnh tập ( khảm nhập thức hệ thống ), 64 vị nguyên, 16 cá tạm tồn khí | 2.0 | Dĩ phê chuẩn |
RV128I | Cơ bổn chỉnh sổ chỉ lệnh tập, 128 vị nguyên | 1.7 | Khai phóng |
Tiêu chuẩn khoách sung chỉ lệnh tập | |||
M | Chỉnh sổ thừa trừ pháp tiêu chuẩn khoách sung | 2.0 | Dĩ phê chuẩn |
A | Bất khả trung đoạn chỉ lệnh (Atomic) tiêu chuẩn khoách sung | 2.1 | Dĩ phê chuẩn |
F | Đan tinh độ phù điểm tiêu chuẩn khoách sung | 2.2 | Dĩ phê chuẩn |
D | Song tinh độ phù điểm tiêu chuẩn khoách sung | 2.2 | Dĩ phê chuẩn |
Zicsr | Khống chế dữ trạng thái tạm tồn khí | 2.0 | Dĩ phê chuẩn |
Zifencei | Chỉ lệnh trảo thủBình chướng | 2.0 | Dĩ phê chuẩn |
G | Sở hữu dĩ thượng đích khoách sung chỉ lệnh tập dĩ cập cơ bổn chỉ lệnh tập đích tổng hòa đích giản xưng | Bất thích dụng | Bất thích dụng |
Q | Tứ tinh độ phù điểm tiêu chuẩn khoách sung | 2.2 | Dĩ phê chuẩn |
L | Thập tiến vị phù điểm tiêu chuẩn khoách sung | 0.0 | Khai phóng |
C | Áp súc chỉ lệnh tiêu chuẩn khoách sung | 2.0 | Dĩ phê chuẩn |
B | Vị nguyên vận toán tiêu chuẩn khoách sung | 1.0 | Dĩ phê chuẩn |
J | Động thái chỉ lệnh phiên dịch tiêu chuẩn khoách sung | 0.0 | Khai phóng |
T | Thuận tự ký ức thể tồn thủ tiêu chuẩn khoách sung | 0.0 | Khai phóng |
P | Đan chỉ lệnh đa tư liêu lưu ( SIMD ) vận toán tiêu chuẩn khoách sung | 0.9.10 | Khai phóng |
V | Hướng lượng vận toán tiêu chuẩn khoách sung | 1.0 | Dĩ phê chuẩn |
Zk | Tiêu lượng gia mật tiêu chuẩn khoách sung | 1.0.1 | Dĩ phê chuẩn |
H | Hypervisor tiêu chuẩn khoách sung | 1.0 | Dĩ phê chuẩn |
S | Supervisor tiêu chuẩn khoách sung | 1.12 | Dĩ phê chuẩn |
Zam | Phi đối tề bất khả trung đoạn chỉ lệnh tiêu chuẩn khoách sung | 0.1 | Khai phóng |
Zihintpause | Tạm đình đề kỳ | 2.0 | Dĩ phê chuẩn |
Zihintntl | Phi thời gian cục bộ tính đề kỳ | 0.3 | Dĩ phê chuẩn |
Zfa | Ngạch ngoại phù điểm vận toán chỉ lệnh tiêu chuẩn khoách sung | 1.0 | Dĩ phê chuẩn |
Zfh | Bán tinh độ phù điểm tiêu chuẩn khoách sung | 1.0 | Dĩ phê chuẩn |
Zfhmin | Bán tinh độ phù điểm tối tiểu tập tiêu chuẩn khoách sung | 1.0 | Dĩ phê chuẩn |
Zfinx | Chỉnh sổ ký tồn khí đan tinh độ phù điểm tiêu chuẩn khoách sung | 1.0 | Dĩ phê chuẩn |
Zdinx | Chỉnh sổ ký tồn khí song tinh độ phù điểm tiêu chuẩn khoách sung | 1.0 | Dĩ phê chuẩn |
Zhinx | Chỉnh sổ ký tồn khí bán tinh độ phù điểm tiêu chuẩn khoách sung | 1.0 | Dĩ phê chuẩn |
Zhinxmin | Chỉnh sổ ký tồn khí bán tinh độ phù điểm tối tiểu tập tiêu chuẩn khoách sung | 1.0 | Dĩ phê chuẩn |
Zmmul | Chỉnh sổ thuần thừa pháp tiêu chuẩn khoách sung | 1.0 | Dĩ phê chuẩn |
Ztso | Toàn tồn trữ bài tự tiêu chuẩn khoách sung | 1.0 | Dĩ phê chuẩn |
- ^Tiêu ký vi đống kết trạng thái đích mô khối đại biểu kỳ tối chung đích công năng dĩ hoàn bị, nhi thả tại đề giao phê chuẩn chi tiền dự kế bất hội phát sinh trọng đại biến hóa.
Vi liễu phân biện các chủng bất đồng đích chỉ lệnh tổ hợp, phi đặc quyền chỉ lệnh tập tiêu chuẩn trung đính định liễu nhất ta chuyên hữu danh từ. Thủ tiên tiên chỉ minh cơ bổn chỉ lệnh tập đích chủng loại, bao quát biểu kỳ RISC-V đích đại hào RV, nhiên hậu thị tạm tồn khí đích khoan độ cân kỳ tha biến hóa, lệ như RV64I hoặc RV32E. Nhiên hậu dụng thượng biểu đích tự mẫu ( dĩ cập biểu liệt đích thuận tự ) biểu kỳ dụng liễu na chủng khoách sung chỉ lệnh, lệ như RV64IMAFD.
Cơ bổn chỉ lệnh tập, khoách sung chỉnh sổ hoặc phù điểm vận toán, đa CPU hệ thống sử dụng đích đồng bộ chỉ lệnh khoách sung, tiêu chuẩn khoách sung chỉ lệnh MAFD bị nhận vi thị đại bộ phân đích nhất bàn vận toán đô nhu yếu đích, sở dĩ hữu nhất cá tự mẫu đích giản xưng G dụng lai biểu kỳ IMAFDZicsr_Zifencei.
Sử dụng khảm nhập thức hệ thống đích nhất cá tiểu đích 32 vị nguyên điện não khả năng dụng RV32EC, nhi đại hình đích 64 vị nguyên điện não khả dĩ dụng RV64GC, tức RV64IMAFDCZicsr_Zifencei đích giản xưng.
Tùy trứ khoách sung chỉ lệnh tập sổ lượng đích tăng gia, chỉ lệnh tập tiêu chuẩn đề cung liễu lánh ngoại nhất chủng mệnh danh phương thức, dụng Z tự thủ khẩn tiếp trứ tự mẫu danh xưng biểu kỳ tiêu chuẩn khoách sung, lệ như Zifencei biểu kỳ chỉ lệnh trảo thủ bình chướng khoách sung.
Ký tồn khí tập
[Biên tập]RISC-V hữu 32 cá chỉnh sổTạm tồn khí( tại khảm nhập thức bản bổn tắc thị 16 cá ). Đương phù điểm diên thân tập bị thật tác đích thời hầu, hoàn hữu 32 cá phù điểm tạm tồn khí. Trừ liễu “Ký ức thể tồn thủ chỉ lệnh” chi ngoại, nhất bàn chỉ lệnh “Chỉ năng” định chỉ tạm tồn khí nhi vô pháp tồn thủ ký ức thể.
Như đồng hữu ta RISC chỉ lệnh tập ( MIPS, SPARC, DEC Alpha ), kỳ trung nhất cá tạm tồn khí vi “Linh tạm tồn khí” ( zero register ), thặng hạ đích tạm tồn khí vi thông dụng tạm tồn khí. Tại RISC-V đương trung, đệ nhất cá chỉnh sổ tạm tồn khí thị linh tạm tồn khí, trữ tồn sổ trị đáo linh tạm tồn khí thị một hữu tác dụng đích, nhi độc thủ linh tạm tồn khí đích sổ trị tương thủy chung đắc đáo 0. Sử dụng linh tạm tồn khí khả dĩ nhượng chỉ lệnh tập thiết kế canh giản đan. Bỉ phương thuyết, bả “Tạm tồn khí X phục chế đáo tạm tồn khí Y” (MOV Y, X
), khả dĩ sử dụng “Tương tạm tồn khí X dữ 0 tương gia hậu, phục chế đáo tạm tồn khí Y” (ADD Y, X, r0
) thật tác.
RISC-V hữu đề cung “Khống chế tạm tồn khí” cập “Trạng thái tạm tồn khí”, đãn thị user-mode trình thức chỉ năng tồn thủ dụng lai “Lượng trắc hiệu năng” cập “Phù điểm quản lý” đích bộ phân.
RISC-V tịnh một hữu chỉ lệnh khả dĩ trữ tồn hòa hồi phục ( save and restore. Chú: Thông thường dụng ô context-switch, trung đoạn xử lý, hoặc thị hàm sổ hô khiếu ) đa cá tạm tồn khí. Giá ta thiết kế tại RISC-V đương trung, bị nhận vi thị bất tất yếu đích, quá ô phục tạp đích, khả năng quá mạn đích thiết kế.
Ký ức thể tồn thủ
[Biên tập]Tựu tượng hứa đa đích RISC nhất dạng, RISC-V chúc ôTái nhập - trữ tồn giá cấu,Chỉ hữu load dữ store chỉ lệnh khả dĩ tồn thủ ký ức thể.
Load hòa Store chỉ lệnh khả dĩ trực tiếp sử dụng trình thức mã trung đích thường sổ, tại đôi điệp trung đích bổn địa biến sổ, hoặc thị tư liêu kết cấu trung đích nội dung. Định chỉ đích phương thức thị sử dụng cơ để tạm tồn khí dữ 12-bit đích signed tương đối địa chỉ (± 2KB). Như quả cơ để tạm tồn khí thị 0, tắc tư liêu hoặc thị thường sổ khả dĩ tại đê vị chỉ, hoặc thị cao vị chỉ ( phụ đích tương đối địa chỉ, đạo trí nhiễu hồi đáo cao đích ký ức thể địa chỉ. Bỉ phương thuyết ROM đích ký ức thể địa chỉ ).
Ký ức thể đích định chỉ đan vị thị 8-bit đích byte, dĩ little-endian tồn phóng tại ký ức thể. Load dữ Store chi viện đích tư liêu trường độ tòng 8-bit đáo điện não đích word đại tiểu. Ký ức thể tồn thủ tịnh bất nhu yếu đối tề đáo word đích đại tiểu, bất quá như quả hữu đối tề đích thoại, khả dĩ tăng gia hiệu năng. Giá hạng công năng khả dĩ giảm tiểu trình thức mã đại tiểu, nhi thả thấu quá nhuyễn thể đích mô nghĩ, hoàn khả dĩ giản hóa ngạnh thể đích thiết kế ( hội xúc phát nhất cá “Đối tề thất bại” đích trung đoạn ).
Hòa kỳ tha loại tự thành công đích điện não nhất dạng, RISC-V dã thị little-endian. Giá sảo sảo hàng đê liễu phục tạp độ dữ thành bổn, nhân vi sở hữu đại tiểu đích word đích độc thủ đô tuân tuần nhất dạng đích thuận tự. Cử lệ lai thuyết, RISC-V đích chỉ lệnh tập đô thị tòng tối đê vị chỉ đích byte khai thủy giải mã. RISC-V đích quy cách thư bảo lưu liễu thật tác big-endian đích khả năng tính.
Như đồng hứa đa đích RISC chỉ lệnh tập nhất dạng, RISC-V tịnh một hữu khả dĩ “Tả nhập đa cá tạm tồn khí” đích định chỉ mô thức. Bỉ phương thuyết: Bất chi viện auto-incrementing ( tượng thị*ptr++
Tựu vô pháp sử dụng nhất cá chỉ lệnh hoàn thành, nhi tất tu sách giải thành “Nhất cá load chỉ lệnh” cập “Nhất cáADDI
Chỉ lệnh”. )
RISC-V quản lý CPU dữthreadChi gian đích cộng dụng ký ức thể đích phương thức thị xác bảo tại đan nhất đích thread đương trung, ký ức thể tồn thủ chỉ lệnh đích chấp hành thuận tự vĩnh viễn thị tuân chiếu nguyên bổn đích biên dịch thuận tự. Bất quá tại bất đồng đích thread dĩ cập tại I/O trang trí chi gian, RISC-V bất bảo chứng tồn thủ đích thuận tự ── trừ phi hữu tượngFENCE
Giá dạng đích chỉ lệnh xuất hiện.
FENCE
Bảo chứng tại kỳ chi tiền đích chấp hành kết quả, nhất định hội bị kỳ hậu đích thread hoặc I/O trang trí khán đáo.FENCE
Hữu 8-bit khả dĩ phân biệt chỉ định memory read/write dữ I/O read/write đích các chủng tổ hợp thuận tự. Thấu quá giá ta tổ hợp,FENCE
Khả dĩ bảo chứng ký ức thể dữ memory-mapped I/O chi gian đích chấp hành thuận tự. Bỉ phương thuyết: Kỳ trung nhất cá tổ hợp thị khả dĩ tại bất ảnh hưởng I/O vận toán đích tình huống hạ, chỉ bảo chứng ký ức thể đích độc thủ hòa tả nhập thuận tự. Dã tựu thị thuyết, như quả I/O vận toán khả dĩ hòa ký ức thể đồng thời chấp hành đích thoại,FENCE
Bất hội cường bách tha môn chi gian yếu hỗ tương đẳng đãi. Đan nhất CPU thượng chấp hành đan nhất thread đích tình huống hạ, khả dĩ bảFENCE
Thị tácNOP
Chỉ lệnh.
Hữu ta RISC CPUs ( lệ như: MIPS, PowerPC, DLX, Berkeley's RISC-I ) tại Load/Save chỉ lệnh đương trung sử dụng 16-bit vị di. Sử dụng load upper word chỉ lệnh lai thiết định tối cao đích 16-bit. Giá nhượng tối cao đích 16-bit tư liêu khả dĩ ngận dung dịch bị thiết định, nhi bất nhu yếu vị di chỉ lệnh. Nhiên nhi, đại bộ phân sử dụng load upper word đích thời cơ đô thị vi liễu yếu tái nhập nhất cá thường sổ ( bỉ như: Địa chỉ ). RISC-V tắc thị sử dụng loại tự SPARC 12-bit dữ 20-bit đích thiết kế, nhi RISC-V sở thải dụng đích 12-bit thiết kế khả dĩ nhượng chỉ lệnh canh tiểu. Dã tựu thị thuyết, giá sử đắc 32-bit đích load/store chỉ lệnh, tựu toán nhu yếu tại 32 cá tạm tồn khí ( nhu yếu 5-bit định chỉ ) đương trung tuyển lưỡng cá lai dụng ( nhất cộng 10-bit ), hoàn thị hữu túc cú đích bit sổ mục lai chi viện RISC-V đích khả biến trường độ chỉ lệnh biên mã (variable-length instruction coding).
Chú: Thỉnh tham khảo 32-bit đích I-type chỉ lệnh cách thức, tựu hội phát hiện giá cá 12-bit vị di bỉ 16-bit lai đắc ưu dị đích địa phương. Giá sử đắc 32-bit đích không gian đương trung, khấu điệu 12-bit đích thường sổ trị, dĩ cập tối đê đích lưỡng cá bit vi 11 ( biểu kỳ giá thị nhất cá 32-bit trường đích chỉ lệnh ), tái khấu điệu lưỡng cá 5-bit đích tạm tồn khí vị chỉ, hoàn hữu tương cận 8-bit đích không gian khả dĩ lưu cấp opcode cập func3. Như quả thị sử dụng 16-bit immediate đích thoại, hội sử đắc không gian bất cú phóng hạ lưỡng cá 5-bit đích tạm tồn khí vị chỉ. Cử lệ lai thuyết,SLLI Rd, Rs, immediate
(Shift Left Logical Immediate) tương hội bị bách sách giải thành lưỡng cá chỉ lệnh lai hoàn thành:LDR Ri, immediate; SLLI Rd, Rs, Ri
.
Lập tức sổ
[Biên tập]RISC-V độc thủ 32-bit thường sổ dữ vị chỉ thị thấu quá thiết định upper 20-bit đích chỉ lệnh đạt đáo đích.LUI
Chỉ lệnh ( Load Upper Immediate ) bả ( chỉ lệnh trung đích ) 20-bit độc thủ đáo tạm tồn khí đích 31~12 bits đương trung.
Lánh nhất cáAUIPC
Chỉ lệnh, dã thị nhất dạng độc thủ upper 20-bit, đồng thời hựu gia thượng PC ( Program Counter ) chi hậu, tồn phóng đáo mỗ cá cơ để tạm tồn khí. Giá cá chỉ lệnh nhượngĐịa chỉ vô quan đại mãNăng cú chi viện “Tương đối ô trình thức mã vị trí đích 32-bit địa chỉ”.
Giá cá cơ để tạm tồn khí khả dĩ tái đáp phối 12-bit vị di, sử dụng tại Load dữ Store chỉ lệnh đương trung. Như quả nhu yếu đích thoại, dã khả dĩ sử dụngADDI
Chỉ lệnh, tương lower 12-bit đích thường sổ gia đáo nhất cá tạm tồn khí trung ( chú: Giá dạng tựu hoàn thành nhất cá hoàn chỉnh đích 32-bit thường sổ độc thủ ). Tại 64-bit giá cấu hạ,LUI
DữAUIPC
Chấp hành đích kết quả hội bịVị nguyên khoách sungChí 64-bit.
Hữu ta cao tốc đích CPU hội bả nhất ta chỉ lệnh “Dung hợp” thành nhất cá chỉ lệnh. Bỉ như thuyết: Thượng thuật đíchLUI
DữAUIPC
Tựu ngận thích hợp hòa Load/Save chỉ lệnh nhất khởi dung hợp.
Hàm sổ hô khiếu, khiêu dược hòa phân chi
[Biên tập]RISC-V đích hàm sổ hô khiếuJAL
( Jump and Link ) bả hồi truyện địa chỉ phóng nhập nhất cá tạm tồn khí. Do ô tương giác ô kỳ tha bả hồi truyện địa chỉ tồn nhập đôi điệp đích thiết kế, tha tỉnh hạ liễu nhất thứ đối đôi điệp ký ức thể đích tồn thủ, sở dĩ tại hứa đa đích xử lý khí thiết kế trung thị bỉ giác khoái tốc đích.
JAL
Hữu nhất cá 20-bit signed vị di. Giá cá vị di hội bị thừa thượng 2 chi hậu, gia đáo PC đương trung, dĩ sản sinh chỉ hướng 32 vị nguyên chỉ lệnh đích tương đối vị chỉ. Như quả cai vị chỉ một hữu đối tề đáo 32-bit vị chỉ ( tức bất khả bị 4 chỉnh trừ ), CPU hội xúc phát nhất cáLệ ngoại.
RISC-V đíchJALR
( Jump and Link Register ) chỉ lệnh dữJAL
Tương tự, đãn thịJALR
Thị bả nhất cá 12-bit đích tương đối vị di hòa mỗ nhất cá tạm tồn khí tương gia, nhiJAL
Thị dụng 20-bit đích tương đối vị di dữ PC tương gia.
JALR
Đích chỉ lệnh cách thức dữ sử dụng tạm tồn khí đích load/store chỉ lệnh tương tự. Đáp phối lánh nhất cá thiết định cao vị 20-bit đích cơ để tạm tồn khí, khả dĩ tổ thành nhất cá 32-bit đích địa chỉ ( khả dĩ thị tuyệt đối vị chỉ, lệ nhưLUI
;Hoặc thị tương đối ô PC đích vị chỉ, lệ nhưAUIPC
). ( sử dụng linh tạm tồn khí đương cơ để tạm tồn khí, tắc khả dĩ khiêu đáo 0 ± 2KB đích tuyệt đối vị chỉ )
Thấu quá sử dụng linh tạm tồn khí, lưỡng chủng vô điều kiện khiêu dược: “20-bit PC tương đối vị chỉ” dĩ cập “Tạm tồn khí vi để đích 12-bit”, phân biệt sử dụngJAL
DữJALR
Lưỡng cá chỉ lệnh lai thật tác. Tại giá cá tình huống hạ, nhân vi mục đích địa tạm tồn khí thị linh tồn khí, sở dĩ hồi truyện vị chỉ hội bị đâu khí.
Như đồng hứa đa đích RISC hệ thống, tại nhất cá hàm sổ hô khiếu đương trung, RISC-V biên dịch khí tất tu sử dụng đa cá chỉ lệnh tương tạm tồn khí nhất cá nhất cá địa tồn đáo đôi điệp đương trung, nhiên hậu tại hàm sổ kết thúc đích thời hầu, nhất cá nhất cá địa tương tạm tồn khí tự đôi điệp trung hoàn nguyên. RISC-V một hữu “Trữ tồn đa cá” hoặc thị “Hoàn nguyên đa cá” tạm tồn khí đích chỉ lệnh, nhân vi giá ta chỉ lệnh bị nhận vi hội nhượng CPU biến đắc quá ô phục tạp, nhi thả khả năng canh mạn.[23]Nhiên nhi RISC-V đích giá chủng thiết kế hội tăng gia trình thức đại tiểu, nhi thiết kế giả nguyên bổn đích quy hoa thị thấu quá hô khiếu tử trình tự lai giảm thiếu trình thức đại tiểu.[24]
RISC-V một hữuĐiều kiện mã tạm tồn khí.Thiết kế giả tương tín điều kiện mã tạm tồn khí hội nhượng cao tốc CPU đích thiết kế canh gia phục tạp, nhân vi tha cường bách liễu bất đồng chấp hành giai đoạn đích chỉ lệnh chi gian tiến hành giao hỗ. Giá dạng đích thiết kế hội sử đắc cao tinh độ kế toán biến đắc canh phục tạp, hữu ta sổ trị kế toán nhu yếu canh đa đích năng lượng.
Tương phản địa, RISC-V thấu quá bỉ giác lưỡng cá tạm tồn khí lai thật hiện phân chi, chỉ lệnh bao quát: Tương đẳng, bất tương đẳng, tiểu ô, vô hào sổ tiểu ô, đại ô, vô hào sổ đại ô. Thập chủng “Bỉ giác phân chi” vận toán, khả dĩ thấu quá phản chuyển vận toán nguyên thuận tự đích phương thức, chỉ dụng thượng thuật lục chủng chỉ lệnh thật tác xuất lai. Cử lệ lai thuyết: “Như quả đại ô thời khiêu dược” khả dĩ dụng vận toán nguyên thuận tự tương phản đích “Như quả tiểu ô hoặc đẳng ô thời khiêu dược” lai thật tác.
Giá lục chủng bỉ giác phân chi chỉ lệnh cụ hữu 12-bit đích hữu hào vị di, khả dĩ khiêu đáo PC±4KB đích phạm vi nội.
RISC-V yếu cầu CPU thật tác “Dự thiết phân chi dự trắc” ( default branch prediction ). Như quả thị vãng hồi khiêu dược ( lệ như:do {...} while (expr)
Trung đíchexpr
Phán đoạn thức ), CPU yếu dự trắc khiêu dược hội phát sinh, dã tựu thị dự trắcexpr
“Hội” thành lập. Như quả thị hướng tiền khiêu dược ( lệ như:if (expr) {...} else {...
} trung đíchelse
Bộ phân ), CPU dự trắc giá cá khiêu dược hội phát sinh, dã tựu thị dự trắcexpr
“Bất hội” thành lập. CPU phán đoạn vãng hồi hoặc hướng tiền đích phương pháp, thị khán chỉ lệnh trung tương đối vị chỉ đích tối cao vị nguyên, dã tựu thị hữu hào sổ ( signed bit ) đích bộ phân: Như quả thị 1, biểu kỳ thị phụ sổ, yếu vãng hồi khiêu dược; như quả thị 0, biểu kỳ thị chính sổ, yếu hướng tiền khiêu dược. Đương nhiên, phục tạp đích CPU thật tác dã khả dĩ gia nhập canh đa đích phân chi dự trắc.
RISC-V thủ sách dã kiến nghị nhuyễn thể ( như: Biên dịch khí ) lợi dụng dự thiết phân chi dự trắc đích đặc tính, lai tị miễn phân chi tạo thànhpipelineBị đình trệ. Phương pháp tựu thị lợi dụng thượng nhất đoạn đề đáo đích signed bit lai “Ám kỳ” CPU giá cá phân chi hội bất hội phát sinh. Sở dĩ, tựu thị toán thị giản đan hựu tiện nghi đích CPU, dã khả dĩ thấu quá biên dịch khí lai ưu hóa hiệu năng. Như quả hữu nhu yếu, biên dịch khí dã khả dĩ thấu quá thống kế đẳng phương thức lai ưu hóa hiệu năng.
Sở dĩ, vi liễu tị miễn bất tất yếu đích phân chi dự trắc điện lộ ( dĩ cập bất tất yếu đích pipeline đình trệ ), vô điều kiện khiêu dược bất yếu dụng “Bỉ giác phân chi” lai thật tác.
RISC-V tịnh bất chi viện “Điều kiện chấp hành” chỉ lệnh ( conditional execution, chú: Đương mỗ cá điều kiện thành lập đích thời hầu, tài chấp hành cai chỉ lệnh ). Thiết kế giả tuyên xưng một hữu giá chủng thiết kế đích CPU bỉ giác dung dịch thiết kế, nhi thả biên dịch khí tại tiến hành ưu hóa đích thời hầu, dã bỉ giác bất dung dịch giả thiết thác ngộ. Thiết kế giả tuyên xưng cao tốc hựu bất chiếu thuận tự chấp hành đích CPU phản chính đô hội đồng thời chấp hành chính phản lưỡng chủng kết quả, chi hậu tái đâu khí kỳ trung nhất cá. Tha môn dã tuyên xưng, tức sử tại giản đan đích CPU đương trung, điều kiện chấp hành kỳ thật thị bỉ giác một hữu giới trị đích, bất như khiêu dược dự trắc lai đích hữu dụng. Bất sử dụng điều kiện chấp hành đích trình thức mã hội bỉ giác đại, đãn thị tha môn tuyên xưng áp súc chỉ lệnh tập tại đại bộ phân đích tình huống hạ, khả dĩ giải quyết giá dạng đích vấn đề.
Hứa đa đích RISC thiết kế đô hữu “Phân chi diên trì tào”( branch delay slot ), dụng lai sung phân sử dụng khiêu dược chỉ lệnh đích hạ nhất cá ký ức thể vị chỉ, giá khả dĩ lược lược tăng gia chỉnh thể đích CPU hiệu năng. RISC-V tịnh bất chi viện giá cá công năng, nhân vi tha hội nhượng đa thời tự, siêu thuần lượng, dĩ cập long pipeline biến đắc ngận phục tạp. Nhi động thái phân chi dự trắc kỳ thật dĩ kinh tố đắc ngận hảo, khả dĩ bất nhu yếu giá cá công năng liễu.
Toán thuật hòa la tập tập
[Biên tập]RISC-V bả sổ học vận toán chỉ lệnh quy loại đáo nhất cá ngận tiểu đích I tử tập đương trung, bao quát: Gia pháp, giảm pháp, vị di, vị nguyên vận toán, cập bỉ giác phân chi. Giá ta khả dĩ sử dụng nhuyễn thể đích phương thức khứ mô nghĩ kỳ tha đại bộ phân đích RISC-V chỉ lệnh ( atomic vận toán thị trị đắc nhất đề đích lệ ngoại ). RISC-V mục tiền một hữu “Sổ khai đầu hữu kỉ cá linh” dĩ cập nhất ta dụng lai gia tốc nhuyễn thể phù điểm vận toán đích vị nguyên vận toán.
Chỉnh sổ thừa pháp tử tập ( M tử tập ) bao quát: Hữu hào sổ dữ vô hào sổ đích thừa pháp dữ trừ pháp.
Phù điểmTử tập ( F tử tập ) bao quát đan tinh độ vận toán, dĩ cập loại tự ô chỉnh sổ đích “Bỉ giác phân chi”. Tha nhu yếu ngạch ngoại đích 32 cá phù điểm tạm tồn khí, giá ta tạm tồn khí thị dữ chỉnh sổ tạm tồn khí phân khai đích. Song tinh độ phù điểm tử tập ( D tử tập ) nhất bàn giả thiết phù điểm tạm tồn khí thị 64 vị nguyên, nhi thả hội dữ F tử tập nhất khởi hiệp tác. RISC-V diệc hữu định nghĩa tứ tinh độ 128-bit phù điểm tử tập ( Q tử tập ). Một hữu chi viện ngạnh thể phù điểm chỉ lệnh đích RISC-V CPU, y cựu khả dĩ sử dụng nhuyễn thể đích phù điểm trình thức khố.
RISC-V tại ngộ đáo vận toán thác ngộ đích thời hầu, tịnh bất hội phao xuấtDị thường,Bao quát:overflow,underflow,subnormal cậpdivide by zero.Tương phản đích, chỉnh sổ vận toán hòa phù điểm vận toán đô hội sản sinh hợp lý đích dự thiết sổ trị, nhi thả phù điểm vận toán chỉ lệnh hoàn hội thiết định trạng thái vị nguyên. Divide-by-zero khả dĩ thấu quá tại trừ pháp vận toán chi hậu phóng trí phân chi chỉ lệnh lai phát hiện. Giá ta trạng thái vị nguyên khả dĩ dã khả dĩ bị tác nghiệp hệ thống hoặc thị định kỳ đích trung đoạn kiểm tra đáo.
Nguyên tử nội tồn thao tác
[Biên tập]RISC-V chi viện kế toán cơ tại đa cá CPU dữTuyến trìnhChi gian cộng hưởng ký ức thể. RISC-V đích tiêu chuẩn ký ức thể đồng bộ mô thức thị “Thích phóng nhất trí”Nguyên tắc. Dã tựu thị thuyết, độc thủ hòa tả nhập thuận tự khả dĩ bị trọng bài, đãn thị hữu ta độc thủ khả dĩ bị thiết định thành “Hoạch thủ” ( acquire ) vận toán, tất tu tại kỳ hậu đích tồn thủ chi tiền bị chấp hành; hữu ta tả nhập khả dĩ bị đương tác “Thích phóng” ( release ) vận toán, tất tu tại kỳ chi tiền đích tồn thủ đích hậu diện chấp hành.
Cơ bổn chỉ lệnh tập bao hàm liễu dĩFENCE
Chỉ lệnhĐề cung đích tối tiểu chi viện, lai bảo chứng ký ức thể tồn thủ thuận tự. Tẫn quản giá dĩ kinh túc cú liễu (FENCE R, RW
Đề cung “Hoạch thủ”,FENCE RW, W
Đề cung “Thích phóng” ), sử dụng tổ hợp thao tác chỉ lệnh khả dĩ canh hữu hiệu suất.
Nguyên tử thao tác tử tập ( A tử tập ) chi viện lưỡng chủng loại hình đích nguyên tử nội tồn thao tác, dĩ thật hiệnThích phóng nhất trí tính.Thủ tiên, tha đề cung liễu thông dụng đíchload-reservedlr
Cập store-conditionalsc
Chỉ lệnh.lr
Chấp hành gia tái, tịnh thường thí vi kỳ chấp hành tự bảo lưu cai địa chỉ. Cận đương cai bảo lưu vị bị lai tự lánh nhất cá lai nguyên đích càn dự tính tả nhập phá phôi thời, tài hội chấp hành đối bảo lưu địa chỉ đích store-conditionalsc
.Như quả tả nhập thành công, tắc tương linh phóng nhập mục tiêu tạm tồn khí trung; như quả thất bại, tắc dĩ phi linh trị biểu kỳ nhuyễn thể nhu yếu trọng thí thao tác. Tại nhậm hà nhất chủng tình huống hạ, bảo lưu đô hội bị thích phóng.
Đệ nhị tổ nguyên tử chỉ lệnh AMO ( Atomic Memory Operation ) chấp hànhRead-modify-writeThao tác: Độc thủ ( khả tuyển vi độc thủ - hoạch thủ ) đáo mục tiêu tạm tồn khí, nhiên hậu chấp hành độc xuất trị hòa lai nguyên tạm tồn khí trị chi gian đích thao tác, nhiên hậu tả nhập ( khả tuyển vi tả nhập - thích phóng ) kết quả. Tương ký ức thể bình chướng thiết kế vi khả tuyển đích, duẫn hứa liễu đa cá thao tác đích tổ hợp. Mỗi cá AMO đích thao tác mã trung đô hữu “Hoạch thủ” cập “Thích phóng” vị nguyên, dụng ô khải dụng khả tuyển đích ký ức thể bình chướng.
RISC-V xử lý khí
[Biên tập]Thương nghiệp thật hiện
[Biên tập]A lí ba ba huyền thiết 910
[Biên tập]![](https://upload.wikimedia.org/wikipedia/commons/thumb/9/93/C910-uArch.png/220px-C910-uArch.png)
A lí ba baKỳ hạ bán đạo thể công tưBình đầu caPhát bố liễu tha đích thủ khoản RISC-V xử lý khí “Huyền thiết 910” ( XuanTie910 ), danh tự thủ tựKim dungTiểu thuyết 《Thần điêu hiệp lữ》. A lí ba ba xưng tha thị mục tiền tính năng tối cường đích RISC-V xử lý khí, chi trì 16 hạch, chủ tần 2.5GHz, đan hạch tính năng đạt đáo 7.1 Coremark/MHz. A lí ba ba xưng kỳ tính năng đột phá nguyên tự lưỡng đại sang tân: Nhất thị tha thải dụng 3 phát xạ 8 chấp hành đích phục tạpLoạn tự chấp hànhGiá cấu, thị nghiệp giới thủ cá thật hiện mỗi chu kỳ 2 điều nội tồn phóng vấn đích RISC-V xử lý khí; nhị thị tha cơ vu RISC-V khoách triển liễu 50 dư điều chỉ lệnh, hệ thống tính tăng cường liễu RISC-V đích kế toán, tồn trữ hòa đa hạch đẳng phương diện năng lực.[25]
2021 niên bình đầu ca bán đạo thể thích xuất huyền thiết C910 xử lý khí khai nguyên hạng mục[26],Đồng thời hoàn phát bố xuất C910 đích LLVM biên dịch khí nguyên đại mã.[27]
SiFive công tư đích RISC-V bán đạo thể IP hạch hệ liệt
[Biên tập]RISC-V sang thủy nhân sở sang bạn đích SiFive công tư đề cung nhất hệ liệt RISC-VBán đạo thể IP hạch,Bao hàm cao tính năng, cao hiệu năng, đê công háo cập khảm nhập thức RISC-V xử lý khí.[28]
Tinh tâm khoa kỹ đích RISC-V CPU IP hệ liệt
[Biên tập]Tinh tâm đề cung khả phối trí tính cao đích 32/64 vị nguyên cao hiệu năng CPU hạch tâm, bao hàm DSP, FPU, Vector, siêu thuần lượng (Superscalar), loạn tự chấp hành (Out-of-Order) cập đa hạch tâm hệ liệt.[29]
Khai nguyên thật hiện
[Biên tập]Trung quốc khoa học viện “Hương sơn”
[Biên tập]Trung quốc khoa học việnKế toán sở tại 2020 niên thích xuất “Hương sơn” cao tính năng RISC-V xử lý khí khai nguyên hạng mục, hương sơn dĩChiselNgạnh kiện miêu thuật ngữ ngônKhai phát.[30][31]Đệ nhất bản “Nhạn tê hồ giá cấu” sử dụngĐài tích điệnĐích 28nm chế trình, công tác tần suất vi 1.3GHz.[32]
Uy đằng điện tử “SweRV”
[Biên tập]Uy đằng điện tửTại 2018 niên thích xuất SweRV RISC-V xử lý khí khai nguyên hạng mục[33],SweRV mục tiêu ứng dụng hoàn cảnh vi trữ tồn trang trí khống chế khí, tòng khai nguyên dĩ lai dĩ hữu đa gia hán thương thải dụng.[34]
Tham kiến
[Biên tập]- Tinh giản chỉ lệnh tập(RISC)
- OpenRISC,DĩGNU General Public LicenseThụ quyền
- OVPsim,RISC-V xử lý khí chỉ lệnh tử tập, nội hạch hòa hệ thống đích chỉ lệnh tinh xác mô nghĩ khí. Miễn phí vi phi thương nghiệp dụng đồ đề cung.
- ARM giá cấu
- Khai nguyên vận toán ngạnh kiện liệt biểu
Tham khảo tư liêu
[Biên tập]- ^RISC-V độc tạp khí: Khai phóng thức giá cấu địa đồ tập đệ 1 kỳ 1st. Strawberry Canyon.ISBN978-0999249109.)
- ^2.02.12.2Tân lãng - đồ linh tưởng đắc chủ gia nhập thanh hoa, khiên đầu thôi động tâm phiến khai nguyên
- ^3.03.1Celio, Christopher.ucb-bar/riscv-sodor.Regents of the University of California.[12 February2015].( nguyên thủy nội dungTồn đươngVu 2018-06-11 ).
- ^Celio, Christopher.CS 152 Laboratory Exercise 3(PDF).Regents of the University of California.[12 February2015].(Nguyên thủy nội dung(PDF)Tồn đương vu 2016-06-23 ).
- ^Tường tế liễu giải ARM hứa khả tâm phiến đích phương pháp: Đệ 1 bộ phân.SemiAccurate. 2013[2017-08-28].(Nguyên thủy nội dungTồn đương vu 2017-08-24 ).
- ^Tinh giản chỉ lệnh tập kế toán cơ đích án lệ.ACM SIGARCH kế toán cơ thể hệ kết cấu tân văn. 1980 niên 10 nguyệt,8(6): 25.doi:10.1145/641914.641917.
- ^https://riscv.org/members/.[2021-05-01].( nguyên thủy nội dungTồn đươngVu 2021-04-26 ).Khuyết thiếu hoặc
|title=
Vi không (Bang trợ) - ^U.S.-based chip-tech group moving to Switzerland over trade curb fears.Reuters. 2019-11-26[2019-11-26].(Nguyên thủy nội dungTồn đương vu 2022-04-28 )( anh ngữ ).
- ^RISC-V History - RISC-V International.RISC-V International.[2020-05-14].(Nguyên thủy nội dungTồn đương vu 2020-04-15 ).
- ^10.010.1Krste Asanović, David A. Patterson.Instruction Sets Should Be Free: The Case For RISC-V(PDF).U.C. Berkeley Technical Reports.[2018-10-31].( nguyên thủy nội dungTồn đương(PDF)Vu 2019-04-23 ).
- ^11.011.111.211.3Waterman, Andrew; Asanović, Krste.The RISC-V Instruction Set Manual, Volume I: Base User-Level ISA version 2.2(PDF).RISC-V International. 7 May 2017[5 November2021].( nguyên thủy nội dungTồn đương(PDF)Vu 2023-04-13 ).
- ^12.012.112.2Waterman, Andrew; Asanović, Krste.The RISC-V Instruction Set Manual Volume II: Privileged Architecture Document Version 20211203(PDF).RISC-V International. 3 December 2021[5 November2021].
- ^Celio, Christopher.riscv-boom.GitHub. Regents of the University of California.[11 November2016].( nguyên thủy nội dungTồn đươngVu 2018-06-11 ).
- ^Asanovic, Krste; et al.rocket-chip.GitHub. The RISC-V Foundation.[11 November2016].( nguyên thủy nội dungTồn đươngVu 2015-04-03 ).
- ^Traber, Andreas; et al.PULP:Parallel Ultra Low Power.ETH Zurich, University of Bologna.[5 August2016].( nguyên thủy nội dungTồn đươngVu 2023-01-21 ).
- ^FreeBSD Wiki: RISC-V.[2018-11-11].( nguyên thủy nội dungTồn đươngVu 2018-08-25 ).
- ^FreeBSD Foundation: Initial FreeBSD RISC-V Architecture Port Committed.[2018-11-11].( nguyên thủy nội dungTồn đươngVu 2018-04-04 ).
- ^Montezelo, Manuel.Debian GNU/Linux port for RISC-V 64.Google Groups. Google.[19 July2018].( nguyên thủy nội dungTồn đươngVu 2018-11-12 ).
- ^Architectures/RISC-V.Fedora WIKI. Red Hat.[26 September2016].( nguyên thủy nội dungTồn đươngVu 2021-01-24 ).
- ^Begari, Padmarao.U-Boot port on RISC-V 32-bit is available.Google Groups. Microsemi.[15 February2017].( nguyên thủy nội dungTồn đươngVu 2018-11-12 ).
- ^Almatary, Hesham.RISC-V, seL4.seL4 Documentation. CSIRO.[13 July2018].( nguyên thủy nội dungTồn đươngVu 2023-01-18 ).
- ^riscv-angel.The RISC-V Foundation.[2018-11-11].(Nguyên thủy nội dungTồn đương vu 2018-11-11 ).
- ^Waterman, Andrew.Improving Energy Efficiency and Reducing Code Size with RISC-V Compressed.U.C. Berkeley: Regents of the University of California. 13 May 2011: 32[25 August2014].( nguyên thủy nội dungTồn đươngVu 2014-08-26 ).
- ^Waterman, Andrew; et al.The RISC-V Compressed Instruction Set Manual Version 1.9 (draft)(PDF).RISC-V.[18 July2016].( nguyên thủy nội dungTồn đương(PDF)Vu 2016-11-08 ).
- ^A lí ba ba phát bố thủ khoản RISC-V xử lý khí.Khoa kỹ hành giả.[2019-07-25].( nguyên thủy nội dungTồn đươngVu 2019-07-25 ).
- ^openc910.Github.[2023-01-10].( nguyên thủy nội dungTồn đươngVu 2023-01-10 ).
- ^c910-llvm.Github.[2023-01-10].( nguyên thủy nội dungTồn đươngVu 2023-01-10 ).
- ^RISC-V Portfolio: SiFive Processors.SiFive.[2023-01-04].( nguyên thủy nội dungTồn đươngVu 2023-01-08 ).
- ^Sản phẩm dữ giải quyết phương án.Andes Technology.[2023-07-28].( nguyên thủy nội dungTồn đươngVu 2023-07-28 )( trung văn ( đài loan ) ).
- ^Hương sơn khai nguyên hạng mục.[2021-07-06].(Nguyên thủy nội dungTồn đương vu 2021-07-24 ).
- ^Chinese chip designers hope to topple Arm's Cortex-A76 with XiangShan RISC-V design.[2021-07-06].(Nguyên thủy nội dungTồn đương vu 2021-07-23 ).
- ^Hương sơn: Khai nguyên cao tính năng RISC-V xử lý khí(PDF).[2022-05-16].(Nguyên thủy nội dung(PDF)Tồn đương vu 2021-07-06 ).
- ^Cores-SweRV khai nguyên hạng mục.[2021-09-25].(Nguyên thủy nội dungTồn đương vu 2022-05-07 ).
- ^RISC-V And Marvell Technologies Advances Enable Storage Solutions.[2021-09-25].(Nguyên thủy nội dungTồn đương vu 2021-09-25 ).
Thác triển duyệt độc
[Biên tập]- The RISC-V Instruction Set Manual(Hiệt diện tồn đương bị phân,Tồn vuHỗ liên võng đương án quán)
- Instruction Sets Should Be Free: The Case For RISC-V(Hiệt diện tồn đương bị phân,Tồn vuHỗ liên võng đương án quán) Whitepaper by Krste Asanović andDavid A. Patterson
- The RISC-V Instruction Set(Hiệt diện tồn đương bị phân,Tồn vuHỗ liên võng đương án quán) HotChips 25 (2013)
- The RISC-V Software Ecosystem(Hiệt diện tồn đương bị phân,Tồn vuHỗ liên võng đương án quán) HPCA 2015, Tutorial
- Rocket Chip(Hiệt diện tồn đương bị phân,Tồn vuHỗ liên võng đương án quán) HPCA 2015, Tutorial
- The RISC-V Compressed Instruction Set Manual Version 1.9 (draft)(Hiệt diện tồn đương bị phân,Tồn vuHỗ liên võng đương án quán)
Ngoại bộ liên tiếp
[Biên tập]- Quan phương võng trạm
- GitHubThượng đíchUCB's site for RISC-V
- RISC-V: An Open Standard for SoCs. The case for an open ISA.EETimes. 8 July 2014[2017-08-28].(Nguyên thủy nội dungTồn đương vu 2017-08-24 ).
- Pulpino:A developed, open-source system-on-chip based on RISC-V, 4 August 2016
- Hruska, Joel.RISC rides again: New RISC-V architecture hopes to battle ARM and x86 by being totally open source.ExtremeTech. 21 August 2014[2017-08-28].(Nguyên thủy nội dungTồn đương vu 2017-08-24 ).
- Analyzing the RISC-V Instruction Set Architecture.Adapteva.11 August 2014[2017-08-28].(Nguyên thủy nội dungTồn đương vu 2017-08-04 ).
- YouTube thượng đíchRISC-VTần đạo
- search: RISC-V since 2013.Google Scholar.[Thất hiệu liên kết]
|
|