RISC-V

RISC-V

Đẩy ra niên đại	2010 năm​ (2010)
Thiết kế công ty	California đại học Berkeley phân hiệu
Mới nhất giá cấu phiên bản	Không những quyền mệnh lệnh tập: 20191213 Đặc quyền mệnh lệnh tập: 20211203
Hay không mở ra giá cấu?	Là
Hệ thống kết cấu loại hình	Tái nhập - chứa đựng giá cấu
Tự trường / tạm tồn khí tư liệu độ rộng	32,64,128
Vị nguyên tổ tự	Tiểu đoan tự
Mệnh lệnh mã hóa chiều dài	Không chừng chiều dài
Mệnh lệnh tập giá cấu thiết kế sách lược	RISC
Mở rộng mệnh lệnh tập	M, A, F, D, Q, C, P
Chi nhánh đoán trước kết cấu	Tương đối cùng chi nhánh
Thông dụng tạm tồn khí	16, 32 ( bao gồm một cái trước sau bằng không gởi lại khí )
Phù điểm gởi lại khí	32 ( nhưng tuyển; độ rộng quyết định bởi với tuyển dụng mở rộng mệnh lệnh tập, nhưng vì 32, 64, 128 vị nguyên )

RISC-V xử lý khí nguyên hình, 2013 năm 1 nguyệt

RISC-V( tiếng Anh phát âm vì “risk-five” ) là một cái căn cứ vàoTinh giản mệnh lệnh tập( RISC ) nguyên tắcKhai nguyênMệnh lệnh tập giá cấu( ISA ), giản dị giải thích vì cùngKhai nguyên mềm thểVận động tương đối ứng một loại “Khai nguyên ngạnh thể”.Nên hạng mục với 2010 năm ởCalifornia đại học Berkeley phân hiệuKhởi động, nhưng rất nhiều cống hiến giả là nên đại học bên ngoài người tình nguyện cùng ngành sản xuất công tác giả.

Cùng đại đa số mệnh lệnh tập so sánh với, RISC-VMệnh lệnh tậpCó thể tự do mà dùng cho bất luận cái gì mục đích, cho phép bất luận kẻ nàoThiết kế,Chế tạo cùng tiêu thụ RISC-VChipCùngPhần mềmMà không cần chi trả cấp bất luận cái gì công tyĐộc quyềnPhí. Tuy rằng này không phải cái thứ nhất khai nguyên mệnh lệnh tập,Nhưng nó có quan trọng ý nghĩa, bởi vì này thiết kế làm này áp dụng với hiện đại tính toán thiết bị ( như kho hàng quy môVân máy tính,Cao cấpDi động điện thoạiCùng nhỏ béKhảm nhập thức hệ thống). Thiết kế giả suy xét tới rồi này đó sử dụng trung tính năng cùng công suất hiệu suất. Nên mệnh lệnh tập còn có đông đảo duy trì phần mềm, này giải quyết tân mệnh lệnh tập thông thường nhược điểm.

RISC-V mệnh lệnh tập thiết kế suy xét loại nhỏ, nhanh chóng, thấp công hao hiện thực tình huống tới thật làm, nhưng cũng không có đối riêngHơi giá cấuĐã làm độ thiết kế.

Tính đến 2021 năm 12 nguyệt, RISC-V công tác tiểu tổ đã phê chuẩn phiên bản 20191213 không những quyền mệnh lệnh tập ( Unprivileged ISA, đã từng xưng là người dùng cấp mệnh lệnh tập User-Level ISA ), cùng với phiên bản 20211203 đặc quyền mệnh lệnh tập ( Privileged ISA ).

Ý nghĩa

RISC-V các tác giả chỉ ở cung cấp nhiều loại có thể ởBSD cho phép chứngDưới tự do sử dụng CPU thiết kế. Nên cho phép chứng cho phép như là RISC-V chip thiết kế chờ diễn sinh tác phẩm có thể giống RISC-V bản thân giống nhau là công khai thả tự do phát hành, cũng có thể là bế nguyên hoặc là đặc biệt tài sản.

So sánh với mà nói,ARM cổ phần khống chếCùngMIPS khoa học kỹ thuậtChờ thương nghiệp chip cung ứng thương hội đối sử dụng nàyĐộc quyềnGiả thu kếch xù cho phép phí dụng.Bọn họ cũng muốn cầu ở tiếp thu này miêu tả thiết kế ưu điểm văn kiện cùng mệnh lệnh tập trước, còn cần ký tên bảo mật hiệp nghị. Rất nhiều thiết kế ưu điểm vì hoàn toàn đặc biệt, chưa bao giờ sẽ công bố cấp khách hàng. Loại này bảo mật chế độ trở ngại công cộng giáo dục sử dụng cùng an toàn xét duyệt, cùng với khai phá công cộng, vốn nhỏTự do cập mở ra nguyên số hiệu phần mềmBiên dịch khíCùngThao tác hệ thống.

Xử lý khí thiết kếYêu cầu nhiều loại chuyên nghiệp thiết kế tri thức, bao gồm điện tử logic, biên dịch khí cùng thao tác hệ thống, loại này tài nguyên rất khó ở chuyên nghiệp công trình đoàn đội ở ngoài nhìn thấy. Cho nên hiện đại thả cao chất lượng thông dụng máy tính mệnh lệnh tập năm gần đây trừ bỏ học thuật hoàn cảnh bên ngoài cũng không có ở bất luận cái gì địa phương bị rộng khắp sử dụng, thậm chí không có bị trình bày. Nguyên nhân chính là như thế, rất nhiều RISC-V cống hiến giả đem này coi là toàn bộ xã đàn trả giá thành quả, mà đây cũng là RISC-V có rất nhiều công trình thượng ứng dụng hạng nhất nguyên nhân.

RISC-V các tác giả còn có đại lượng nghiên cứu cùng người sử dụng kinh nghiệm tới nghiệm chứng bọn họ ở khuê phiến cùng mô phỏng trung thiết kế. RISC-V mệnh lệnh tập là từ một loạt học thuật máy tính thiết kế hạng mục trực tiếp phát triển mà đến. Nó ngay từ đầu mục đích có một bộ phận là vì trợ giúp này đó hạng mục.

Lịch sử

Đời trước

RISCLịch sử nhưng ngược dòng đến 1980 năm tả hữu.Trước đó, mọi người cảm thấy đơn giản máy tính khả năng sẽ hữu dụng, nhưng là không có rất nhiều người đi trình bày này thiết kế nguyên tắc. Loại này đơn giản mà hữu hiệu máy tính vẫn luôn là học thuật giới hứng thú.

Học thuật giới học giả nhóm vì xuất bản đệ nhất bản 《 máy tính hệ thống kết cấu: Lượng hóa nghiên cứu phương pháp 》 (Computer Architecture: A Quantitative Approach)ISBN 978-1558600690,Cho nên với 1990 năm ký kết RISC mệnh lệnh tậpDLX.David · khăn đặc sâm( David Patterson ) là trong đó một vị tác giả, sau lại hiệp trợ RISC-V khai phá. Nhưng là DLX chỉ dùng với giáo dục sử dụng, học thuật giới cùng nghiệp dư người yêu thích sử dụngFPGATới thật làm nó, nhưng cũng không có lấy được thương nghiệp vận dụng.

Phiên bản 2 cập sớm hơn phiên bảnARMCPU có công cộng vực mệnh lệnh tập, hơn nữa vẫn cóGCCDuy trì. Nên mệnh lệnh tập có ba cái khai nguyên nội hạch, nhưng chưa bao giờ bị chế tạo.

OpenRISCLà một khoản dựa vào DLX khai nguyên mệnh lệnh tập, hơn nữa có tương quan RISC thiết kế. OpenRISC hoàn toàn duy trìGCCHơn nữa có thật làm ởLinuxThượng, nhưng là nó rất ít cóThương nghiệpThượng thật làm.

RISC-V quỹ hội cập RISC-V quốc tế

California Berkeley phân hiệuKrste Asanović giáo thụPhát hiện mở ra nguyên thủy mã máy tính hệ thống có rất nhiều sử dụng. Ở 2010 năm hắn quyết định dùng ba tháng thời gian tới khai phá đồng phát biểu một cái mở ra nguyên thủy mã máy tính hệ thống. Cái này kế hoạch là dùng để trợ giúp bao gồm học thuật cùng với công nghiệp người sử dụng. Berkeley phân hiệuDavid · khăn đặc sâmGiáo thụ cũng tham gia cái này kế hoạch. Khăn đặc sâm cũng là nguyên lai Berkeley phân hiệu RISC thiết kế giả, RISC-V chỉ là hắn đông đảo RISCCPUNghiên cứu kế hoạch một cái ．RISC-V kế hoạch lúc đầu một ít kinh phí đến từDARPA.

Có tham dự chi việnRISC-V quỹ hộiCông ty cùng với cơ cấu bao gồmSiêu hơi chất bán dẫn,Tinh tâm khoa học kỹ thuật,Anh quốc hàng quá hệ thống,California đại học Berkeley phân hiệu,Bluespec,Cortus,Google,GreenWaves Technology,Tuệ cùng khoa học kỹ thuật,Hoa vì,IBM,Imperas Software,Trung Quốc viện khoa học,Bắc Kinh đại học Thanh Hoa,Ấn Độ lý công học viện,Lai địch tư chất bán dẫn, mại luân khoa học kỹ thuật, mỹ cao sâm mỹ,Mỹ quang khoa học kỹ thuật,Huy đạt,Ân trí phổ chất bán dẫn,Giáp cốt văn công ty,Cao thông,Rambus,Uy đằng điện tử,SiFive,Alibaba tập đoàn,Hồng mũ công ty,Trở thành tư bản.

2019 năm 6 nguyệt, đồ linh thưởng đoạt huy chương, RISC-V quỹ hội người sáng lập chi nhấtDavid · khăn đặc sâm( David Patterson ) ở Thụy Sĩ tuyên bố, đem dựa vàoThanh Hoa - Berkeley Thâm Quyến học viện( TBSI ), ở nội bộ xây dựng RISC-V quốc tế khai nguyên phòng thí nghiệm ( RISC-V International Open Source Laboratory ), lại xưng David khăn đặc sâm RIOS đồ linh phòng thí nghiệm.Đại học Thanh HoaXưng phòng thí nghiệm đem nhắm chuẩn thế giới CPU sản nghiệp chiến lược phát triển tân phương hướng cùngViệt Hong Kong đại loan khuSản nghiệp sáng tạo nhu cầu,Ngắm nhìn với khai nguyên mệnh lệnh tập CPU nghiên cứu, xây dựng lấyThâm QuyếnLàm gốc tiết điểm RISC-V toàn cầu sáng tạo internet cùng lấy kỹ thuật thành quả dời đi làm chủ yếu sứ mệnh phi mưu cầu lợi nhuận tổ chức, toàn diện tăng lên RISC-V sinh thái hệ đến tiên tiến nhất nhưng thương dùng trình độ. Dự phán đến lúc đó đem đối mặt quốc tế đại xưởng pháp luật mặt khởi xướng khiêu chiến vấn đề thượng, Berkeley California đại học cùng đại học Thanh HoaLuật học việnĐem cùng chi thành lập liên hệ.

2020 năm 3 nguyệt, RISC-V quỹ hội vì lẩn tránhNước Mỹ đối Trung Quốc mậu dịch hạn chếMà đem tổng bộ dời đếnThụy Sĩ,Cũng thay tên vì RISC-V quốc tế ( tiếng Anh:RISC-V International), lấy phi lợi nhuận thương nghiệp hiệp hội thân phận ở Thụy Sĩ đăng ký.

Giải thưởng

• 2017:The Linley Group's Analyst's Choice Award for Best Technology(Giao diện lưu trữ sao lưu,Tồn vớiInternet hồ sơ quán) ( đối này mệnh lệnh tập )

IGLOO2 khai phá giả dùng đơn phiến cơ, RISC-V mệnh lệnh tập.

Khích lệ yêu cầu

RISC thiết kế giả nhóm cho rằng mệnh lệnh tập bởi vì nằm ở ngạnh thể cùng mềm thể chi gian, cho nên là máy tính chủ yếu câu thông nhịp cầu, bởi vậy nếu có một cái thiết kế tốt đẹp mệnh lệnh tập là khai nguyên hơn nữa có thể bị bất luận kẻ nào sử dụng, liền có thể làm càng nhiều tài nguyên có thể lặp lại lợi dụng, mà đại đại giảm bớt mềm thể phí tổn. Mà như vậy mệnh lệnh tập cũng sẽ gia tăng ngạnh thể cung ứng thương thị trường cạnh tranh lực, bởi vì ngạnh thể cung ứng thương nhóm có thể tham ô càng nhiều tài nguyên tới tiến hành thiết kế, giảm bớt xử lý mềm thể chi viện sự vụ.

Thiết kế giả công bố ở mệnh lệnh tập thiết kế trong lĩnh vực, tân thiết kế chuẩn tắc dần dần trở nên hiếm thấy, mà gần 40 năm trung, đại đa số thành công thiết kế trở nên càng ngày càng tương tự. Đến nỗi những cái đó thất bại mệnh lệnh tập, đại đa số là bởi vì bọn họ tài trợ thương kiếm không được tiền, mà không phải bởi vì này mệnh lệnh tập ở kỹ thuật thượng có bao nhiêu kém. Cho nên, một cái ở thành thục thiết kế chuẩn tắc dưới khai phá thả thiết kế tốt đẹp khai nguyên mệnh lệnh tập nói vậy có thể hấp dẫn rất nhiều cung ứng thương trường kỳ chi viện.

Rất nhiều lúc trước khai nguyên mệnh lệnh tập giá cấu sử dụngGNU thông dụng công cộng trao quyền điều khoảnTới cổ vũ người sử dụng nhóm cho phép bọn họ thật làm phương pháp bị những người khác phục chế hoặc là sử dụng.

Thiết kế giả nhóm tỏ vẻ, RISC-V mệnh lệnh tập là cho trên thực tế máy tính sử dụng, nó không giống mặt khác học thuật thượng mệnh lệnh tập thiết kế, chỉ có vì tương đối hảo trình bày lý niệm mà làm tốt nhất hóa. Mà RISC-V mệnh lệnh tập có một ít công năng là có thể gia tăng máy tính tốc độ lại có thể giảm bớt phí tổn cùng nguồn điện sử dụng. Này đó đặc sắc bao hàm,Load/store giá cấu,Ở CPU bên trong vị nguyên tỏ vẻ phương pháp tới đơn giản hoáSố liệu nhiều công khí( MUX ), lấy tiêu chuẩn làm cơ sở tới đơn giản hoá phù điểm số, giá cấu trung lập thiết kế cùng đemTối cao hữu hiệu vị( Most significant bit, MSB ) phóng tới cố định vị trí tới gia tốcKý hiệu mở rộng( Sign extension ). Mà sign extension thường thường chính làTrạng thái tĩnh khi tự phân tíchBên trong mấu chốt đường nhỏ ( Critical timing path ).

RISC-V mệnh lệnh tập là thiết kế tới cấp đủ loại kiểu dáng sử dụng sử dụng, mà nó chi viện ba cái bất đồngTự tổLớn nhỏ, phân biệt là 32 vị nguyên, 64 vị nguyên, 128 vị nguyên cùng với cùng này ba loại tự tổ lớn nhỏ có quan hệ đủ loại kiểu dáng mệnh lệnh tử tập. Mà này đó mệnh lệnh tử tập định nghĩa sẽ dựa theo kia ba chữ tổ lớn nhỏ tới làm một chút cải biến. Xuyên thấu qua này đó mệnh lệnh tử tập vector xử lý khí cùng tư liệu trung tâm cấp bậc cơ quầy thức song song máy tính /Song song giải toánTới trợ giúpKhảm nhập thức hệ thống,Cá nhân máy tínhCùngSiêu cấp máy tính.

Nên mệnh lệnh tập áp dụng không cố định mã hóa chiều dài lại còn có có thể lại mở rộng, bởi vậy trong tương lai, còn có thể vẫn luôn gia nhập càng nhiều vị nguyên mã hóa phương thức. Nên mệnh lệnh tập có đặc biệt lưu không gian cấp 128 vị nguyên kéo dài phiên bản, bởi vì 60 năm sản nghiệp giới kinh nghiệm biểu hiện ở mệnh lệnh tập thiết kế trong lĩnh vực, nhất vô pháp phục hồi như cũ sai lầm chính là khuyết thiếu ký ức thể nơi không gian. Tính đến 2016 năm, 128 vị nguyên mệnh lệnh tập vẫn cứ cố tình mà duy trì ở “ChưaĐông lại”Trạng thái, đây là bởi vì đến bây giờ mới thôi, mọi người rất ít có trên thực tế thao tác như thế đại ký ức thể hệ thống kinh nghiệm.

Nhưng mà, RISC-V cũng có thể lấy tới làm học thuật thượng sử dụng. Nó có được đơn giản hoá số nguyên mệnh lệnh tử tập cho phép học sinh lấy tới làm cơ bản luyện tập, mà số nguyên mệnh lệnh tử tập chính là một cái đơn giản mệnh lệnh tập giá cấu ( ISA ) làm mềm thể có thể khống chế nghiên cứu thượng máy móc. Mà không chừng chiều dài mệnh lệnh tập giá cấu cũng cho phép mở rộng công năng tới thỏa mãn nghiên cứu hoặc là học sinh luyện tập thượng nhu cầu.Phân cách ra tới đặc quyền mệnh lệnh tập có thể chi viện ở không một lần nữa thiết kế biên dịch khí dưới tình huống, tiến hành tác nghiệp hệ thống phương diện nghiên cứu.RISC-V mở ra trí tuệ quyền tài sản cho phép tương quan thiết kế bị tuyên bố, sử dụng cùng sửa chữa.

Phần mềm

Một cái tân CPUMệnh lệnh tậpThông thường vấn đề là khuyết thiếu CPU ngạnh thể thiết kế cùng mềm thể chi viện. Ở RISC-V trang web có một cái user mode mệnh lệnh tập quy cách, còn có một cái dùng để chi việnTác nghiệp hệ thốngHình thức ưu tiên mệnh lệnh tập bước đầu quy cách.

Trên thị trường đã có vài cái sử dụng RISC-V khai nguyên giá cấu CPU thiết kế có thể cung tham khảo, bao gồm 64-bit Berkeley Out of Order Machine ( BOOM ),64-bit Rocket,Berkeley thiết kế năm cái 32-bit Sodor CPU,Clifford Wolf picorv32, Syntacore scr1, Zurich Liên Bang lý công học viện ／ sóng long nạp đại học PULPino ( Riscy and Zero-Riscy ),Cùng với rất nhiều mặt khác thiết kế. Sử dụng ba tầng mệnh lệnh phân đoạn Sodor CPU là một cái thích hợpKhảm nhập thứcThiết kế loại nhỏ CPU. Rocket khả năng áp dụng ở loại nhỏ thấp công haoCá nhân máy tínhHoặc mặt khác cá nhân trang bị. BOOM sử dụng đại bộ phận Rocket giá cấu, nhưng là công năng càng cường đại hơn, thích hợp cá nhân máy tính, hầu phục khí hoặc siêu cấp máy tính. picorv cùng scr1 đều là sử dụng Verilog thiết kế 32 vị nguyên MCU cấp bậc RV32IMC. PULPino trung tâm sử dụng một cái thích hợp hơi khống chế khí đơn giản RV32IMC ISA giá cấu (Zero-Riscy), cùng với một cái khác càng cường đại DSP phiên bản RV32IMFC ISA có thể chi viện một ít khảm nhập thức tín hiệu xử lý đặc biệt DSP mệnh lệnh tập.

Thiết kế mềm thể bao gồm một cái thiết kế biên dịch khíChisel,Nó nhưng đem thiết kế biên dịch thànhVerilogSố hiệu. Trang web thượng còn có thí nghiệm dùng tham khảo tư liệu có thể dùng để nghiệm chứng thiết kế chính xác tính.

RISC-V trước mắt cung cấp mềm thể cóGNU Compiler Collection( GCC ) toolchain ( có trinh sai khíGDB), một bộLLVMtoolchain,OVPsimBắt chước khí ( cùng với RISC-V nhanh chóng xử lý khí hình thức mềm thể tham khảo kho ), Spike bắt chước khí, cùng với một bộ ởQEMUThượng vận hành bắt chước khí.

Tác nghiệp hệ thống chi viện bao gồmLinuxTrung tâm,FreeBSD,Cùng vớiNetBSD,Nhưng là giám sát hình thức mệnh lệnh thẳng đến phiên bản 1.11 đặc quyền mệnh lệnh tập mới bị chuẩn hoá,Cho nên phương diện này chi viện còn không phải chính thức. Có một cái lúc đầu RISC-V FreeBSD tác nghiệp hệ thống đã ở 2016 năm 2 nguyệt thượng truyền tới mở ra nguyên thủy mã xã đàn, hơn nữa bao hàm ở FreeBSD 11.0.DebianCùngFedoraPhiên bản cũng có người ở nhổ trồng, hơn nữa ở dần dần ổn định trung. Đã có người làm một cáiDas U-BootNhổ trồng phiên bản.UEFI Spec v2.7 định nghĩa RISC-V UFEI quy cách, hơn nữaTuệ cùng khoa học kỹ thuậtCông ty kỹ sư đã làm tốt một cáiTianoCoreNhổ trồng phiên bản, hơn nữa sẽ thượng truyền tới mở ra nguyên thủy mã xã đàn. Đã có người làm tốt một cáiL4 microkernel familyNhổ trồng.Còn có một cái ở trang web thượng dùngJavaScriptViết RISC-V Linux hệ thống bắt chước khí.

Thiết kế

Mệnh lệnh tử tập

RISC-V mệnh lệnh sử dụngMô khối hóa thiết kế,Bao gồm mấy cái có thể cho nhau thay đổi cơ bản mệnh lệnh tập, cùng với thêm vào có thể lựa chọn mở rộng mệnh lệnh tập. Sở hữu cơ bản cùng mở rộng mệnh lệnh tập đều là từ khoa học kỹ thuật sản nghiệp, nghiên cứu cơ cấu cùng học thuật giới hợp tác khai phá. Cơ bản mệnh lệnh tập quy phạm mệnh lệnh cùng bọn họ mã hóa, khống chế lưu trình, tạm tồn khí số lượng ( cùng với chúng nó chiều dài ), ký ức thể cùng nơi phương thức, logic ( số nguyên ) giải toán cùng với mặt khác. Chỉ cần có mềm thể cùng với một cái thông dụng biên dịch khí chi viện, chỉ dùng cơ bản mệnh lệnh tập liền có thể chế tác một cái đơn giản thông dụng hình máy tính.

Tiêu chuẩn mở rộng mệnh lệnh tập có thể phối hợp sở hữu cơ bản mệnh lệnh tập cùng với mặt khác mở rộng mệnh lệnh tập, mà sẽ không phát sinh xung đột.

Rất nhiều RISC-V máy tính khả năng sử dụng tinh giản mở rộng mệnh lệnh tập tới hạ thấp điện lực tiêu hao, thể thức lớn nhỏ cùng với ký ức thể sử dụng. Tương lai cũng có kế hoạch chi việnhypervisorCùngGiả thuyết hóa.

Chỉ cần hơn nữa một cái giám sát mệnh lệnh tập (S) mở rộng, cùng với dưới RVGC mệnh lệnh tập, liền có cũng đủ mệnh lệnh có thể chi viện một cáiUnix-styleTác nghiệp hệ thống.

Mệnh lệnh tập tên	Miêu tả	Phiên bản	Trạng thái
Cơ bản mệnh lệnh tập
RVWMO	RISC-V nhược nội tồn mô hình	2.0	Đã phê chuẩn
RV32I	Cơ bản số nguyên mệnh lệnh tập, 32 vị nguyên	2.1	Đã phê chuẩn
RV32E	Cơ bản số nguyên mệnh lệnh tập ( khảm nhập thức hệ thống ), 32 vị nguyên, 16 cái tạm tồn khí	2.0	Đã phê chuẩn
RV64I	Cơ bản số nguyên mệnh lệnh tập, 64 vị nguyên	2.1	Đã phê chuẩn
RV64E	Cơ bản số nguyên mệnh lệnh tập ( khảm nhập thức hệ thống ), 64 vị nguyên, 16 cái tạm tồn khí	2.0	Đã phê chuẩn
RV128I	Cơ bản số nguyên mệnh lệnh tập, 128 vị nguyên	1.7	Mở ra
Tiêu chuẩn mở rộng mệnh lệnh tập
M	Số nguyên phép nhân chia tiêu chuẩn mở rộng	2.0	Đã phê chuẩn
A	Không thể gián đoạn mệnh lệnh (Atomic) tiêu chuẩn mở rộng	2.1	Đã phê chuẩn
F	Đơn độ chặt chẽ phù điểm tiêu chuẩn mở rộng	2.2	Đã phê chuẩn
D	Song độ chặt chẽ phù điểm tiêu chuẩn mở rộng	2.2	Đã phê chuẩn
Zicsr	Khống chế cùng trạng thái tạm tồn khí	2.0	Đã phê chuẩn
Zifencei	Mệnh lệnh trảo lấyCái chắn	2.0	Đã phê chuẩn
G	Sở hữu trở lên mở rộng mệnh lệnh tập cùng với cơ bản mệnh lệnh tập tổng hoà tên gọi tắt	Không thích hợp	Không thích hợp
Q	Bốn độ chặt chẽ phù điểm tiêu chuẩn mở rộng	2.2	Đã phê chuẩn
L	Mười tiến vị phù điểm tiêu chuẩn mở rộng	0.0	Mở ra
C	Áp súc mệnh lệnh tiêu chuẩn mở rộng	2.0	Đã phê chuẩn
B	Vị nguyên giải toán tiêu chuẩn mở rộng	1.0	Đã phê chuẩn
J	Động thái mệnh lệnh phiên dịch tiêu chuẩn mở rộng	0.0	Mở ra
T	Trình tự ký ức thể tồn lấy tiêu chuẩn mở rộng	0.0	Mở ra
P	Đơn mệnh lệnh nhiều tư liệu lưu ( SIMD ) giải toán tiêu chuẩn mở rộng	0.9.10	Mở ra
V	Vector giải toán tiêu chuẩn mở rộng	1.0	Đã phê chuẩn
Zk	Đại lượng vô hướng mã hóa tiêu chuẩn mở rộng	1.0.1	Đã phê chuẩn
H	Hypervisor tiêu chuẩn mở rộng	1.0	Đã phê chuẩn
S	Supervisor tiêu chuẩn mở rộng	1.12	Đã phê chuẩn
Zam	Phi đối tề không thể gián đoạn mệnh lệnh tiêu chuẩn mở rộng	0.1	Mở ra
Zihintpause	Tạm dừng nhắc nhở	2.0	Đã phê chuẩn
Zihintntl	Phi thời gian bộ phận tính nhắc nhở	0.3	Đã phê chuẩn
Zfa	Thêm vào phù điểm giải toán mệnh lệnh tiêu chuẩn mở rộng	1.0	Đã phê chuẩn
Zfh	Nửa độ chặt chẽ phù điểm tiêu chuẩn mở rộng	1.0	Đã phê chuẩn
Zfhmin	Nửa độ chặt chẽ phù điểm nhỏ nhất tập tiêu chuẩn mở rộng	1.0	Đã phê chuẩn
Zfinx	Số nguyên gởi lại khí đơn độ chặt chẽ phù điểm tiêu chuẩn mở rộng	1.0	Đã phê chuẩn
Zdinx	Số nguyên gởi lại khí song độ chặt chẽ phù điểm tiêu chuẩn mở rộng	1.0	Đã phê chuẩn
Zhinx	Số nguyên gởi lại khí nửa độ chặt chẽ phù điểm tiêu chuẩn mở rộng	1.0	Đã phê chuẩn
Zhinxmin	Số nguyên gởi lại khí nửa độ chặt chẽ phù điểm nhỏ nhất tập tiêu chuẩn mở rộng	1.0	Đã phê chuẩn
Zmmul	Số nguyên thuần phép nhân tiêu chuẩn mở rộng	1.0	Đã phê chuẩn
Ztso	Toàn tồn trữ bài tự tiêu chuẩn mở rộng	1.0	Đã phê chuẩn

Vì phân biệt các loại bất đồng mệnh lệnh tổ hợp, không những quyền mệnh lệnh tập tiêu chuẩn trung đính định rồi một ít danh từ riêng. Đầu tiên trước nói rõ cơ bản mệnh lệnh tập chủng loại, bao gồm tỏ vẻ RISC-V danh hiệu RV, sau đó là tạm tồn khí độ rộng cùng mặt khác biến hóa, tỷ như RV64I hoặc RV32E. Sau đó dùng tới biểu chữ cái ( cùng với biểu liệt trình tự ) tỏ vẻ dùng loại nào mở rộng mệnh lệnh, tỷ như RV64IMAFD.

Cơ bản mệnh lệnh tập, mở rộng số nguyên hoặc phù điểm giải toán, nhiều CPU hệ thống sử dụng đồng bộ mệnh lệnh mở rộng, tiêu chuẩn mở rộng mệnh lệnh MAFD bị cho rằng là đại bộ phận giống nhau giải toán đều yêu cầu, cho nên có một chữ cái tên gọi tắt G dùng để tỏ vẻ IMAFDZicsr_Zifencei.

Sử dụng khảm nhập thức hệ thống một cái tiểu nhân 32 vị nguyên máy tính khả năng dùng RV32EC, mà đại hình 64 vị nguyên máy tính có thể dùng RV64GC, tức RV64IMAFDCZicsr_Zifencei tên gọi tắt.

Theo mở rộng mệnh lệnh tập số lượng gia tăng, mệnh lệnh tập tiêu chuẩn cung cấp mặt khác một loại mệnh danh phương thức, dùng Z tự đầu ngay sau đó chữ cái tên tỏ vẻ tiêu chuẩn mở rộng, tỷ như Zifencei tỏ vẻ mệnh lệnh trảo lấy cái chắn mở rộng.

Gởi lại khí tập

RISC-V có 32 cái số nguyênTạm tồn khí( ở khảm nhập thức phiên bản còn lại là 16 cái ). Đương phù điểm kéo dài tập bị thật làm thời điểm, còn có 32 cái phù điểm tạm tồn khí. Trừ bỏ “Ký ức thể tồn lấy mệnh lệnh” ở ngoài, giống nhau mệnh lệnh “Chỉ có thể” nơi tạm tồn khí mà vô pháp tồn lấy ký ức thể.

Giống như có chút RISC mệnh lệnh tập ( MIPS, SPARC, DEC Alpha ), trong đó một cái tạm tồn khí vì “Linh tạm tồn khí” ( zero register ), dư lại tạm tồn khí vì thông dụng tạm tồn khí. Ở RISC-V giữa, cái thứ nhất số nguyên tạm tồn khí là linh tạm tồn khí, chứa đựng trị số đến linh tạm tồn khí là không có tác dụng, mà đọc lấy linh tạm tồn khí trị số đem trước sau được đến 0. Sử dụng linh tạm tồn khí có thể cho mệnh lệnh tập thiết kế càng đơn giản. Nói ví dụ, đem “Tạm tồn khí X phục chế đến tạm tồn khí Y” (MOV Y, X), có thể sử dụng “Đem tạm tồn khí X cùng 0 tương thêm sau, phục chế đến tạm tồn khí Y” (ADD Y, X, r0) thật làm.

RISC-V có cung cấp “Khống chế tạm tồn khí” cập “Trạng thái tạm tồn khí”, nhưng là user-mode thể thức chỉ có thể tồn lấy dùng để “Lượng trắc hiệu năng” cập “Phù điểm quản lý” bộ phận.

RISC-V cũng không có mệnh lệnh có thể chứa đựng cùng hồi phục ( save and restore. Chú: Thông thường dùng với context-switch, gián đoạn xử lý, hoặc là hàm số gọi ) nhiều tạm tồn khí. Này đó thiết kế ở RISC-V giữa, bị cho rằng là không cần thiết, quá phức tạp, khả năng quá chậm thiết kế.

Ký ức thể tồn lấy

Tựa như rất nhiều RISC giống nhau, RISC-V thuộc vềTái nhập - chứa đựng giá cấu,Chỉ có load cùng store mệnh lệnh có thể tồn lấy ký ức thể.

Load cùng Store mệnh lệnh có thể trực tiếp sử dụng thể thức mã trung hằng số, ở chồng chất trung bản địa biến số, hoặc là tư liệu kết cấu trung nội dung. Nơi phương thức là sử dụng nền tạm tồn khí cùng 12-bit signed tương đối địa chỉ (± 2KB). Nếu nền tạm tồn khí là 0, tắc tư liệu hoặc là hằng số có thể ở thấp vị chỉ, hoặc là địa vị cao chỉ ( phụ tương đối địa chỉ, dẫn tới vòng trở lại cao ký ức thể địa chỉ. Nói ví dụ ROM ký ức thể địa chỉ ).

Ký ức thể nơi đơn vị là 8-bit byte, lấy little-endian gửi ở ký ức thể. Load cùng Store chi viện tư liệu chiều dài từ 8-bit đến máy tính word lớn nhỏ. Ký ức thể tồn lấy cũng không cần đối tề đến word lớn nhỏ, bất quá nếu có đối tề nói, có thể gia tăng hiệu năng. Cái này công năng có thể giảm nhỏ thể thức mã lớn nhỏ, hơn nữa xuyên thấu qua mềm thể bắt chước, còn có thể đơn giản hoá ngạnh thể thiết kế ( sẽ kích phát một cái “Đối tề thất bại” gián đoạn ).

Cùng mặt khác cùng loại thành công máy tính giống nhau, RISC-V cũng là little-endian. Này thoáng hạ thấp phức tạp độ cùng phí tổn, bởi vì sở hữu lớn nhỏ word đọc lấy đều tuần hoàn giống nhau trình tự. Chẳng hạn như, RISC-V mệnh lệnh tập đều là từ thấp nhất vị chỉ byte bắt đầu giải mã. RISC-V quy cách thư bảo lưu lại thật làm big-endian khả năng tính.

Giống như rất nhiều RISC mệnh lệnh tập giống nhau, RISC-V cũng không có có thể “Viết nhập nhiều tạm tồn khí” nơi hình thức. Nói ví dụ: Không chi viện auto-incrementing ( như là*ptr++Liền vô pháp sử dụng một cái mệnh lệnh hoàn thành, mà cần thiết hóa giải thành “Một cái load mệnh lệnh” cập “Một cáiADDIMệnh lệnh”. )

RISC-V quản lý CPU cùngthreadChi gian xài chung ký ức thể phương thức là bảo đảm ở chỉ một thread giữa, ký ức thể tồn lấy mệnh lệnh chấp hành trình tự vĩnh viễn là theo nguyên bản biên dịch trình tự. Bất quá ở bất đồng thread cùng với ở I/O trang bị chi gian, RISC-V không cam đoan tồn lấy trình tự ── trừ phi có giốngFENCENhư vậy mệnh lệnh xuất hiện.

FENCEBảo đảm ở này phía trước chấp hành kết quả, nhất định sẽ bị sau đó thread hoặc I/O trang bị nhìn đến.FENCECó 8-bit có thể phân biệt chỉ định memory read/write cùng I/O read/write các loại tổ hợp trình tự. Xuyên thấu qua này đó tổ hợp,FENCECó thể bảo đảm ký ức thể cùng memory-mapped I/O chi gian chấp hành trình tự. Nói ví dụ: Trong đó một cái tổ hợp là có thể ở không ảnh hưởng I/O giải toán dưới tình huống, chỉ bảo đảm ký ức thể đọc lấy cùng viết nhập trình tự. Nói cách khác, nếu I/O giải toán có thể cùng ký ức thể đồng thời chấp hành nói,FENCESẽ không cưỡng bách bọn họ chi gian muốn cho nhau chờ đợi. Chỉ một CPU thượng chấp hành chỉ một thread dưới tình huống, có thể đemFENCECoi làmNOPMệnh lệnh.

Có chút RISC CPUs ( tỷ như: MIPS, PowerPC, DLX, Berkeley's RISC-I ) ở Load/Save mệnh lệnh giữa sử dụng 16-bit di chuyển vị trí. Sử dụng load upper word mệnh lệnh tới giả thiết tối cao 16-bit. Cái này làm cho tối cao 16-bit tư liệu có thể thực dễ dàng bị giả thiết, không cần muốn di chuyển vị trí mệnh lệnh. Nhưng mà, đại bộ phận sử dụng load upper word thời cơ đều là vì muốn tái nhập một cái hằng số ( tỷ như: Địa chỉ ). RISC-V còn lại là sử dụng cùng loại SPARC 12-bit cùng 20-bit thiết kế, mà RISC-V sở chọn dùng 12-bit thiết kế có thể cho mệnh lệnh càng tiểu. Nói cách khác, cảnh này khiến 32-bit load/store mệnh lệnh, liền tính yêu cầu ở 32 cái tạm tồn khí ( yêu cầu 5-bit nơi ) giữa tuyển hai cái tới dùng ( tổng cộng 10-bit ), vẫn là có cũng đủ bit số lượng tới chi viện RISC-V có thể biến đổi chiều dài mệnh lệnh mã hóa (variable-length instruction coding).

Chú: Thỉnh tham khảo 32-bit I-type mệnh lệnh cách thức, liền sẽ phát hiện cái này 12-bit di chuyển vị trí so 16-bit tới ưu dị địa phương. Cảnh này khiến 32-bit không gian giữa, khấu rớt 12-bit hằng số giá trị, cùng với thấp nhất hai cái bit vì 11 ( tỏ vẻ đây là một cái 32-bit lớn lên mệnh lệnh ), lại khấu rớt hai cái 5-bit tạm tồn khí vị chỉ, còn có gần 8-bit không gian có thể để lại cho opcode cập func3. Nếu là sử dụng 16-bit immediate nói, sẽ khiến cho không gian không đủ buông hai cái 5-bit tạm tồn khí vị chỉ. Chẳng hạn như,SLLI Rd, Rs, immediate(Shift Left Logical Immediate) sẽ bị bắt hóa giải thành hai cái mệnh lệnh tới hoàn thành:LDR Ri, immediate; SLLI Rd, Rs, Ri.

Lập tức số

RISC-V đọc lấy 32-bit hằng số cùng vị chỉ là xuyên thấu qua giả thiết upper 20-bit mệnh lệnh đạt tới.LUIMệnh lệnh ( Load Upper Immediate ) đem ( mệnh lệnh trung ) 20-bit đọc vào tay tạm tồn khí 31~12 bits giữa.

Một cái khácAUIPCMệnh lệnh, cũng là giống nhau đọc lấy upper 20-bit, đồng thời lại hơn nữa PC ( Program Counter ) lúc sau, gửi đến nào đó nền tạm tồn khí. Cái này mệnh lệnh làmĐịa chỉ không quan hệ số hiệuCó thể chi viện “Tương đối với thể thức mã vị trí 32-bit địa chỉ”.

Cái này nền tạm tồn khí có thể lại phối hợp 12-bit di chuyển vị trí, sử dụng ở Load cùng Store mệnh lệnh giữa. Nếu yêu cầu nói, cũng có thể sử dụngADDIMệnh lệnh, đem lower 12-bit hằng số thêm đến một cái tạm tồn khí trung ( chú: Như vậy liền hoàn thành một cái hoàn chỉnh 32-bit hằng số đọc lấy ). Ở 64-bit giá cấu hạ,LUICùngAUIPCChấp hành kết quả sẽ bịVị nguyên mở rộngĐến 64-bit.

Có chút cao tốc CPU sẽ đem một ít mệnh lệnh “Dung hợp” thành một cái mệnh lệnh. Tỷ như nói: Kể trênLUICùngAUIPCLiền rất thích hợp cùng Load/Save mệnh lệnh cùng nhau dung hợp.

Hàm số gọi, nhảy lên cùng chi nhánh

RISC-V hàm số gọiJAL( Jump and Link ) đem hồi truyền địa chỉ để vào một cái tạm tồn khí. Bởi vì tương so với mặt khác đem hồi truyền địa chỉ tồn nhập chồng chất thiết kế, nó tiết kiệm được một lần đối chồng chất ký ức thể tồn lấy, cho nên ở rất nhiều xử lý khí thiết kế trung là tương đối nhanh chóng.

JALCó một cái 20-bit signed di chuyển vị trí. Cái này di chuyển vị trí sẽ bị thừa thượng 2 lúc sau, thêm đến PC giữa, lấy sinh ra chỉ hướng 32 vị nguyên mệnh lệnh tương đối vị chỉ. Nếu nên vị chỉ không có đối tề đến 32-bit vị chỉ ( tức không thể bị 4 chia hết ), CPU sẽ kích phát một cáiNgoại lệ.

RISC-VJALR( Jump and Link Register ) mệnh lệnh cùngJALTương tự, nhưng làJALRLà đem một cái 12-bit tương đối di chuyển vị trí cùng mỗ một cái tạm tồn khí tương thêm, màJALLà dùng 20-bit tương đối di chuyển vị trí cùng PC tương thêm.

JALRMệnh lệnh cách thức cùng sử dụng tạm tồn khí load/store mệnh lệnh tương tự. Phối hợp một cái khác giả thiết địa vị cao 20-bit nền tạm tồn khí, có thể tạo thành một cái 32-bit địa chỉ ( có thể là tuyệt đối vị chỉ, tỷ nhưLUI;Hoặc là tương đối với PC vị chỉ, tỷ nhưAUIPC). ( sử dụng linh tạm tồn khí đương nền tạm tồn khí, tắc có thể nhảy đến 0 ± 2KB tuyệt đối vị chỉ )

Xuyên thấu qua sử dụng linh tạm tồn khí, hai loại vô điều kiện nhảy lên: “20-bit PC tương đối vị chỉ” cùng với “Tạm tồn khí vì đế 12-bit”, phân biệt sử dụngJALCùngJALRHai cái mệnh lệnh tới thật làm. Ở cái này dưới tình huống, bởi vì mục đích địa tạm tồn khí là linh tồn khí, cho nên hồi truyền ngôi chỉ sẽ bị vứt bỏ.

Giống như rất nhiều RISC hệ thống, ở một cái hàm số gọi giữa, RISC-V biên dịch khí cần thiết sử dụng nhiều mệnh lệnh đem tạm tồn khí từng bước từng bước mà tồn đến chồng chất giữa, sau đó ở hàm số kết thúc thời điểm, từng bước từng bước mà đem tạm tồn khí tự chồng chất trung hoàn nguyên. RISC-V không có “Chứa đựng nhiều” hoặc là “Hoàn nguyên nhiều” tạm tồn khí mệnh lệnh, bởi vì này đó mệnh lệnh bị cho rằng sẽ làm CPU trở nên quá phức tạp, hơn nữa khả năng càng chậm.Nhưng mà RISC-V loại này thiết kế sẽ gia tăng thể thức lớn nhỏ, mà thiết kế giả nguyên bản quy hoạch là xuyên thấu qua gọi tử trình tự tới giảm bớt thể thức lớn nhỏ.

RISC-V không cóĐiều kiện mã tạm tồn khí.Thiết kế giả tin tưởng điều kiện mã tạm tồn khí sẽ làm cao tốc CPU thiết kế càng thêm phức tạp, bởi vì nó cưỡng bách bất đồng chấp hành giai đoạn mệnh lệnh chi gian tiến hành lẫn nhau. Như vậy thiết kế sẽ khiến cho cao độ chặt chẽ tính toán trở nên càng phức tạp, có chút trị số tính toán yêu cầu càng nhiều năng lượng.

Tương phản mà, RISC-V xuyên thấu qua tương đối hai cái tạm tồn khí tới thực hiện chi nhánh, mệnh lệnh bao gồm: Bằng nhau, không bằng nhau, tiểu với, vô số thứ tự tiểu với, lớn hơn, vô số thứ tự lớn hơn. Mười loại “Tương đối chi nhánh” giải toán, có thể xuyên thấu qua xoay ngược lại giải toán nguyên trình tự phương thức, chỉ dùng kể trên sáu loại mệnh lệnh thật làm ra tới. Chẳng hạn như: “Nếu lớn hơn khi nhảy lên” có thể dùng giải toán nguyên trình tự tương phản “Nếu tiểu với hoặc bằng khi nhảy lên” tới thật làm.

Này sáu loại tương đối chi nhánh mệnh lệnh có 12-bit có hào di chuyển vị trí, có thể nhảy đến PC±4KB trong phạm vi.

RISC-V yêu cầu CPU thật làm “Dự thiết chi nhánh đoán trước” ( default branch prediction ). Nếu là trở về nhảy lên ( tỷ như:do {...} while (expr)TrungexprPhán đoán thức ), CPU muốn đoán trước nhảy lên sẽ phát sinh, cũng chính là đoán trướcexpr“Sẽ” thành lập. Nếu là về phía trước nhảy lên ( tỷ như:if (expr) {...} else {...} trungelseBộ phận ), CPU đoán trước cái này nhảy lên sẽ phát sinh, cũng chính là đoán trướcexpr“Sẽ không” thành lập. CPU phán đoán trở về hoặc về phía trước phương pháp, là xem mệnh lệnh trung tương đối vị chỉ tối cao vị nguyên, cũng chính là có số thứ tự ( signed bit ) bộ phận: Nếu là 1, tỏ vẻ là số âm, muốn trở về nhảy lên; nếu là 0, tỏ vẻ là số dương, phải hướng trước nhảy lên. Đương nhiên, phức tạp CPU thật làm cũng có thể gia nhập càng nhiều chi nhánh đoán trước.

RISC-V sổ tay cũng kiến nghị mềm thể ( như: Biên dịch khí ) lợi dụng dự thiết chi nhánh đoán trước đặc tính, tới tránh cho chi nhánh tạo thànhpipelineBị đình trệ. Phương pháp chính là lợi dụng thượng một đoạn nhắc tới signed bit tới “Ám chỉ” CPU cái này chi nhánh có thể hay không phát sinh. Cho nên, chính là xem như đơn giản lại tiện nghi CPU, cũng có thể xuyên thấu qua biên dịch khí tới ưu hoá hiệu năng. Nếu có yêu cầu, biên dịch khí cũng có thể xuyên thấu qua thống kê chờ phương thức tới ưu hoá hiệu năng.

Cho nên, vì tránh cho không cần thiết chi nhánh đoán trước mạch điện ( cùng với không cần thiết pipeline đình trệ ), vô điều kiện nhảy lên không cần dùng “Tương đối chi nhánh” tới thật làm.

RISC-V cũng không chi viện “Điều kiện chấp hành” mệnh lệnh ( conditional execution, chú: Đương nào đó điều kiện thành lập thời điểm, mới chấp hành nên mệnh lệnh ). Thiết kế giả tuyên bố không có loại này thiết kế CPU tương đối dễ dàng thiết kế, hơn nữa biên dịch khí tại tiến hành ưu hoá thời điểm, cũng tương đối không dễ dàng giả thiết sai lầm. Thiết kế giả tuyên bố cao tốc lại không chiếu trình tự chấp hành CPU dù sao đều sẽ đồng thời chấp hành chính phản hai loại kết quả, lúc sau lại vứt bỏ trong đó một cái. Bọn họ cũng tuyên bố, cho dù ở đơn giản CPU giữa, điều kiện chấp hành kỳ thật là tương đối không có giá trị, không bằng nhảy lên đoán trước tới hữu dụng. Không sử dụng điều kiện chấp hành thể thức mã sẽ khá lớn, nhưng là bọn họ tuyên bố áp súc mệnh lệnh tập ở đại bộ phận dưới tình huống, có thể giải quyết như vậy vấn đề.

Rất nhiều RISC thiết kế đều có “Chi nhánh lùi lại tào”( branch delay slot ), dùng để đầy đủ sử dụng nhảy lên mệnh lệnh tiếp theo cái ký ức tư thế cơ thể chỉ, này có thể thoáng gia tăng chỉnh thể CPU hiệu năng. RISC-V cũng không chi viện cái này công năng, bởi vì hắn sẽ làm lâu ngày tự, siêu thuần lượng, cùng với long pipeline trở nên thực phức tạp. Mà động thái chi nhánh đoán trước kỳ thật đã làm được thực hảo, có thể không cần cái này công năng.

Số học cùng logic tập

RISC-V đem toán học giải toán mệnh lệnh phân loại đến một cái rất nhỏ I tử tập giữa, bao gồm: Toán cộng, phép trừ, di chuyển vị trí, vị nguyên giải toán, cập tương đối chi nhánh. Này đó có thể sử dụng mềm thể phương thức đi bắt chước mặt khác đại bộ phận RISC-V mệnh lệnh ( atomic giải toán là đáng giá nhắc tới ngoại lệ ). RISC-V trước mắt không có “Số mở đầu có mấy cái linh” cùng với một ít dùng để gia tốc mềm thể phù điểm giải toán vị nguyên giải toán.

Số nguyên phép nhân tử tập ( M tử tập ) bao gồm: Có số thứ tự cùng vô số thứ tự phép nhân cùng phép chia.

Phù điểmTử tập ( F tử tập ) bao gồm đơn độ chặt chẽ giải toán, cùng với cùng loại với số nguyên “Tương đối chi nhánh”. Nó yêu cầu thêm vào 32 cái phù điểm tạm tồn khí, này đó tạm tồn khí là cùng số nguyên tạm tồn khí tách ra. Song độ chặt chẽ phù điểm tử tập ( D tử tập ) giống nhau giả thiết phù điểm tạm tồn khí là 64 vị nguyên, hơn nữa sẽ cùng F tử tập cùng nhau hợp tác. RISC-V cũng có định nghĩa bốn độ chặt chẽ 128-bit phù điểm tử tập ( Q tử tập ). Không có chi viện ngạnh thể phù điểm mệnh lệnh RISC-V CPU, như cũ có thể sử dụng mềm thể phù điểm thể thức kho.

RISC-V ở gặp được giải toán sai lầm thời điểm, cũng không sẽ tung raDị thường,Bao gồm:overflow,underflow,subnormal cậpdivide by zero.Tương phản, số nguyên giải toán cùng phù điểm giải toán đều sẽ sinh ra hợp lý dự thiết trị số, hơn nữa phù điểm giải toán mệnh lệnh còn sẽ giả thiết trạng thái vị nguyên. Divide-by-zero có thể xuyên thấu qua ở phép chia giải toán lúc sau đặt chi nhánh mệnh lệnh tới phát hiện. Này đó trạng thái vị nguyên có thể cũng có thể bị tác nghiệp hệ thống hoặc là định kỳ gián đoạn kiểm tra đến.

Nguyên tử nội tồn thao tác

RISC-V chi viện máy tính ở nhiều CPU cùngTuyến trìnhChi gian cùng chung ký ức thể. RISC-V tiêu chuẩn ký ức thể đồng bộ hình thức là “Phóng thích nhất trí”Nguyên tắc. Nói cách khác, đọc lấy cùng viết nhập trình tự có thể bị trọng bài, nhưng là có chút đọc lấy có thể bị giả thiết thành “Thu hoạch” ( acquire ) giải toán, cần thiết ở sau đó tồn lấy phía trước bị chấp hành; có chút viết nhập có thể bị làm như “Phóng thích” ( release ) giải toán, cần thiết ở này phía trước tồn lấy mặt sau chấp hành.

Cơ bản mệnh lệnh tập bao hàm lấyFENCEMệnh lệnhCung cấp nhỏ nhất chi viện, tới bảo đảm ký ức thể tồn lấy trình tự. Cứ việc này đã vậy là đủ rồi (FENCE R, RWCung cấp “Thu hoạch”,FENCE RW, WCung cấp “Phóng thích” ), sử dụng tổ hợp thao tác mệnh lệnh có thể càng có hiệu suất.

Nguyên tử thao tác tử tập ( A tử tập ) chi viện hai loại loại hình nguyên tử nội tồn thao tác, lấy thực hiệnPhóng thích nhất trí tính.Đầu tiên, nó cung cấp thông dụngload-reservedlrCập store-conditionalscMệnh lệnh.lrChấp hành thêm tái, cũng nếm thử vì này chấp hành tự giữ lại nên địa chỉ. Chỉ đương nên giữ lại chưa bị đến từ một cái khác nơi phát ra can thiệp tính viết nhập phá hư khi, mới có thể chấp hành đối giữ lại địa chỉ store-conditionalsc.Nếu viết nhập thành công, tắc đem linh để vào mục tiêu tạm tồn khí trung; nếu thất bại, tắc lấy phi linh giá trị tỏ vẻ mềm thể yêu cầu trọng thí thao tác. Ở bất luận cái gì một loại dưới tình huống, giữ lại đều sẽ bị phóng thích.

Đệ nhị tổ nguyên tử mệnh lệnh AMO ( Atomic Memory Operation ) chấp hànhRead-modify-writeThao tác: Đọc lấy ( nhưng tuyển vì đọc lấy - thu hoạch ) đến mục tiêu tạm tồn khí, sau đó chấp hành đọc ra giá trị cùng nơi phát ra tạm tồn khí giá trị chi gian thao tác, sau đó viết nhập ( nhưng tuyển vì viết nhập - phóng thích ) kết quả. Đem ký ức thể cái chắn thiết kế vì nhưng tuyển, cho phép nhiều thao tác tổ hợp. Mỗi cái AMO thao tác mã trung đều có “Thu hoạch” cập “Phóng thích” vị nguyên, dùng với bắt đầu dùng nhưng tuyển ký ức thể cái chắn.

RISC-V xử lý khí

Thương nghiệp thực hiện

Alibaba huyền thiết 910

Huyền thiết C910 hơi giá cấu

AlibabaKỳ hạ chất bán dẫn công tyTóc húi cua caTuyên bố nó đầu khoản RISC-V xử lý khí “Huyền thiết 910” ( XuanTie910 ), tên lấy tựKim DungTiểu thuyết 《Thần Điêu Hiệp Lữ》. Alibaba xưng nó là trước mắt tính năng mạnh nhất RISC-V xử lý khí, duy trì 16 hạch, chủ tần 2.5GHz, đơn hạch tính năng đạt tới 7.1 Coremark/MHz. Alibaba xưng này tính năng đột phá nguyên tự hai đại sáng tạo: Một là nó chọn dùng 3 phóng ra 8 chấp hành phức tạpLoạn tự chấp hànhGiá cấu, là nghiệp giới đầu cái thực hiện mỗi tuần kỳ 2 điều nội tồn phỏng vấn RISC-V xử lý khí; nhị là nó căn cứ vào RISC-V mở rộng 50 dư điều mệnh lệnh, hệ thống tính tăng cường RISC-V tính toán, tồn trữ cùng nhiều hạch chờ phương diện năng lực.

2021 năm tóc húi cua ca chất bán dẫn thích ra huyền thiết C910 xử lý khí khai nguyên hạng mục,Đồng thời còn tuyên bố ra C910 LLVM biên dịch khí nguyên số hiệu.

SiFive công ty RISC-V chất bán dẫn IP hạch hệ liệt

RISC-V người sáng lập sáng chế làm SiFive công ty cung cấp một loạt RISC-VChất bán dẫn IP hạch,Bao hàm cao tính năng, hiệu năng cao, thấp công hao cập khảm nhập thức RISC-V xử lý khí.

Tinh tâm khoa học kỹ thuật RISC-V CPU IP hệ liệt

Tinh tâm cung cấp nhưng phối trí tính cao 32/64 vị nguyên hiệu năng cao CPU trung tâm, bao hàm DSP, FPU, Vector, siêu thuần lượng (Superscalar), loạn tự chấp hành (Out-of-Order) cập nhiều trung tâm hệ liệt.

Khai nguyên thực hiện

Trung Quốc viện khoa học “Hương Sơn”

Trung Quốc viện khoa họcTính toán nơi 2020 năm thích ra “Hương Sơn” cao tính năng RISC-V xử lý khí khai nguyên hạng mục, Hương Sơn lấyChiselPhần cứng miêu tả ngôn ngữKhai phá.Đệ nhất bản “Nhạn tê hồ giá cấu” sử dụngĐài tích điện28nm chế trình, công tác tần suất vì 1.3GHz.

Uy đằng điện tử “SweRV”

Uy đằng điện tửỞ 2018 năm thích ra SweRV RISC-V xử lý khí khai nguyên hạng mục,SweRV mục tiêu ứng dụng hoàn cảnh vì chứa đựng trang bị khống chế khí, từ khai nguyên tới nay đã có bao nhiêu gia nhà máy hiệu buôn chọn dùng.

Tham kiến

• Tinh giản mệnh lệnh tập(RISC)
• OpenRISC,LấyGNU General Public LicenseTrao quyền
• OVPsim,RISC-V xử lý khí mệnh lệnh tử tập, nội hạch cùng hệ thống mệnh lệnh chính xác bắt chước khí. Miễn phí vì phi thương nghiệp sử dụng cung cấp.
• ARM giá cấu
• Khai nguyên giải toán phần cứng danh sách

Mở rộng đọc

• The RISC-V Instruction Set Manual(Giao diện lưu trữ sao lưu,Tồn vớiInternet hồ sơ quán)
• Instruction Sets Should Be Free: The Case For RISC-V(Giao diện lưu trữ sao lưu,Tồn vớiInternet hồ sơ quán) Whitepaper by Krste Asanović andDavid A. Patterson
• The RISC-V Instruction Set(Giao diện lưu trữ sao lưu,Tồn vớiInternet hồ sơ quán) HotChips 25 (2013)
• The RISC-V Software Ecosystem(Giao diện lưu trữ sao lưu,Tồn vớiInternet hồ sơ quán) HPCA 2015, Tutorial
• Rocket Chip(Giao diện lưu trữ sao lưu,Tồn vớiInternet hồ sơ quán) HPCA 2015, Tutorial
• The RISC-V Compressed Instruction Set Manual Version 1.9 (draft)(Giao diện lưu trữ sao lưu,Tồn vớiInternet hồ sơ quán)

Phần ngoài liên tiếp

• Phía chính phủ trang web
• GitHubThượngUCB's site for RISC-V
• RISC-V: An Open Standard for SoCs. The case for an open ISA.EETimes. 8 July 2014[2017-08-28].(Nguyên thủy nội dungLưu trữ với 2017-08-24 ).
• Pulpino:A developed, open-source system-on-chip based on RISC-V, 4 August 2016
• Hruska, Joel.RISC rides again: New RISC-V architecture hopes to battle ARM and x86 by being totally open source.ExtremeTech. 21 August 2014[2017-08-28].(Nguyên thủy nội dungLưu trữ với 2017-08-24 ).
• Analyzing the RISC-V Instruction Set Architecture.Adapteva.11 August 2014[2017-08-28].(Nguyên thủy nội dungLưu trữ với 2017-08-04 ).
• YouTube thượngRISC-VKênh
• search: RISC-V since 2013.Google Scholar.