Verilog-AMS
Verilog-AMSLàVerilogPhần cứng miêu tả ngôn ngữMột cái diễn sinh. Nó bao hàmBắt chướcCùngHỗn hợp tín hiệuMở rộng mô khối, lấy thực hiện đối với bắt chước mạch điện cùng hỗn hợp tín hiệu hệ thống hành vi miêu tả. Nó mở rộng Verilog, SystemVerilog chờ sự kiện điều khiểnMô phỏng khíĐường về, thông qua sử dụng một cái liên tục thời gian mô phỏng khí, có thể ở bắt chước vực (analog-domain) thượng cầu giải vi phân phương trình. Bắt chước sự kiện có thể kích phát con số hành vi, phản chi cũng có thể.[1]
Tham khảo văn hiến
[Biên tập]- ^Scheduling semantics are specified in the Verilog/AMS Language Reference Manual, section 8.
Phần ngoài liên tiếp
[Biên tập]- I. Miller and T. Cassagnes, "Verilog-AMS Eases Mixed Mode Signal Simulation,"Technical Proceedings of the 2000 International Conference on Modeling and Simulation of Microsystems,pp. 305-308, Available:https://web.archive.org/web/20070927051749/http:// nsti.org/publ/MSM2000/T31.01.pdf
Giống nhau tư liệu
[Biên tập]- Accellera Verilog Analog Mixed-Signal Group
- verilog-ams
- The Designer's Guide Community, Verilog-A/MS(Giao diện lưu trữ sao lưu,Tồn vớiInternet hồ sơ quán) — Examples of models written in Verilog-AMS]
- EDA.ORG AMS Wiki(Giao diện lưu trữ sao lưu,Tồn vớiInternet hồ sơ quán) - Issues, future development, SystemVerilog integration
Khai nguyên tư liệu
[Biên tập]- OpenVAMS, a Open-Source VerilogAMS-1.3 Parser with internal VPI-like representation(Giao diện lưu trữ sao lưu,Tồn vớiInternet hồ sơ quán)
- V2000 project - Verilog-AMS parser & elaborator(Giao diện lưu trữ sao lưu,Tồn vớiInternet hồ sơ quán)
| |||||||||||||||||||||||||||||||||||||||||||
