【研发日记】嵌入式处理器技能解锁(六)——ARM的Cortex-M4内核

本人在研发项目中使用嵌入式处理器时，解锁了一个ARM内核的新技能。用一篇文章把它总结分享出来。首先介绍了ARM的起源和发展，展示了ARM Cortex-M4内核的工作原理，最后分析了它的特点和应用场景。

基于OpenHarmony(开源鸿蒙)的智慧医疗综合应用系统

本文主要讲解【基于开源鸿蒙(OpenHarmony)的智慧医疗综合应用系统】

【Verilog HDL 入门教程】 —— 学长带你学Verilog（基础篇）

Verilog HDL（Hardware Description Language）是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。现实生活中多用于专用集成电路（Application Specific Integrated Circuit，ASIC）和现场可编程门阵列（Field Programmabl Gate Array，FPGA）的实现。该篇主要讲述Verilog HDL 常用数据类型、运算符等基础部分，未涉及至实际应用，后期将逐一讲解。

【ARM版银河麒麟安装windows应用程序】

本文介绍了基于Box64 + Wine64实现在Arm版银河麒麟系统上安装运行Windows软件。

南京邮电大学可编程电子音乐自动演奏电路报告（电子电路课程设计）

此课程设计作品是一个可编程电子音乐自动演奏电路，可以通过开关选择预先设定好的音乐曲目并在选定曲目后自动演奏所选曲目。电路内包含了三首长度为1分04秒的乐曲，乐曲根据电子播放器的特点进行了适应性的改编从而达到最佳播放效果，每首乐曲对应着不同颜色的LED指示灯。电路同时具有声音响度控制模块，可以根据音乐的情感加入节拍的强弱变化。在播放音乐时，电路中的拾音灯模块可以根据声音的响度变换亮起LED灯数量的多少从而直观的让我们看出声音的大小，兼具美观性和实用性。

FPGA - GTX收发器-K码 以及 IBERT IP核使用

IBERT（集成误码率测试仪）是xilinx为7系列FPGAGTX收发器设计的，用于评估和监控GTX收发器。IBERT包括在FPGA逻辑中实现的模式生成器和检查器，以及对端口的访问和GTX收发器的动态重新配置端口属性，还包括通信逻辑，以允许设计在运行时通过JTAG进行访问。IBERT工具用于对XilinxFPGA芯片的高速串行收发器进行板级硬件测试。通过IBERT可以获取误码率，观察眼图，调节串行收发器的参数，从而有助于判断可能存在的问题，便于验证硬件的稳定性和信号完整性。创建完成后打开官方例程。

FPGA：我的零基础学习路线（2022秋招已上岸）持续更新中~

零基础FPGA学习路线

【基于开源鸿蒙(OpenHarmony)的智慧农业综合应用系统】

本文主要是讲述【基于开源鸿蒙(OpenHarmony)的智慧农业综合应用系统】

uni-app开发华为鸿蒙Harmony Next实践（保姆级）

HBuilderX 新建一个空白的 uniapp 项目，选vue3(我选的是 uni-ui模板)创建好后，在 manifest.json 文件中配置鸿蒙离线SDK路径（就是上面3-2中的路径）},到这里就配置完成了，下一步运行自动失败不要怕，我们来手动启动3-3中打开的DevEco Studio直接运行我还在里面加了点uni-ui组件也是正常展示的到这整个配置运行就结束了。

AArch32､AArch64､i386､x86､amd64､x86_64､rv64i､powerpc､ppc64､ppc64le 的区别

…

FPGA使用XADC测量外部模拟输入电压

使用FPGA内部的XADC对外部输入的模拟信号进行采集、采样，实现多通道ADC采集。

（2）(2.12) Robsense SwarmLink

Ardupilot官网关于《Telemetry Radio》的翻译 —《(2.12) Robsense SwarmLink》。

FPGA必备基础7：verilog的6种延迟操作

顾名思义，就是FPGA语句的延迟问题。在这里，有三种赋值方式：连续赋值、阻塞赋值、非阻塞赋值；有两种延迟方式：正规延迟、内定延迟。两者相乘则共有6种方式延迟。

超详细步骤——Keil MDK-ARM 如何修改工程名字

本项目是基于 STM32 单片机的裸机程序，使用 STM32CubeMX 工具生成的 Keil MDK-ARM 工程。介绍了如何修改keil工程名称

鸿蒙Harmony驱动开发：hdc与真机调试

​要想开发客户端，真机调试是必须的。要想真机调试，首先得让PC连上设备。对比Android的ADB，华为搞了个hdc(HarmonyOS Device Connector)。​

数字IC面经汇总（32篇）

为准备校招（自用），博主整理了往年数字IC前端（设计&&验证） && FPGA的面经，信息来自但不限于数字IC打工人、FPGA探索者、摸鱼范式、CSDN、牛客网、博客园等公众号和网站，以及博主个人的面试经验。内容来源较多，并未一一申请授权，末尾附面经来源，侵权即删，仅做学习交流~内容更新中...（6.28）目录前言1.平头哥2.zeku3.汇顶科技4.联发科5.诺瓦科技6.集创北方7.华为8.大疆9.全志科技10.OPPO。

【DSP+FPGA】基于Virtex-7 FPGA + C6678 DSP的高性能实时信号处理平台

基于Virtex-7 FPGA的高性能实时信号处理平台，该平台采用1片TI的KeyStone系列多核DSP TMS320C6678作为主处理单元，采用1片Xilinx的Virtex-7系列FPGA XC7VX690T作为协处理单元，具有2个FMC子卡接口，各个处理节点之间通过高速串行总线进行互联。该板卡支持4路SFP+万兆光纤接口，支持2路RJ45千兆以太网口，适用于高速实时信号处理。

FPGA-SATA-HBA 项目教程

FPGA-SATA-HBA 项目教程 FPGA-SATA-HBA A SATA host (HBA) core based on Xilinx FPGA with GTH to read/write hard disk. 一个基于Xilinx FPGA中的GTH的SATA host控制器，用来读写硬盘。 ...

verilog实现1024点FFT算法

verilog实现1024点FFT算法

从算法到硬件实现：《基于FPGA的数字信号处理》（可下载）

本书以Xilinx新一代28nm工艺芯片7系列FPGA为基础，结合Vivado开发工具和Vivado HLS、System Generator等针对算法开发的高级工具，全面介绍了如何将DSP中的经典算法有效地映射到FPGA硬件上。从**基础的算术运算**到**复杂的快速傅里叶变换（FFT）和数字滤波器设计**，书中不仅涵盖了算法的理论基础，更提供了丰富的工程实现方法和案例分析。